位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第577页 > ADSP-21061LKB-160 > ADSP-21061LKB-160 PDF资料 > ADSP-21061LKB-160 PDF资料1第1页
a
摘要
用于通信的高性能信号处理器，
图形和成像应用
超级哈佛架构
四个独立总线的双取数据，指令
fetch和非侵入式I / O
32位IEEE浮点计算单元，乘法器，
ALU和移位器
双端口片上SRAM和集成I / O外设-A
完整的系统级芯片
集成多处理功能
商业级
SHARC DSP单片机
ADSP-21061/ADSP-21061L
双数据地址发生器用模和位反转
地址
高效的程序序列具有零开销循环：
单周期循环的设置
JTAG IEEE 1149.1标准测试访问端口和片
仿真
32位单精度和40位扩展精度IEEE
浮点数据的格式或32位定点数据
格式
240引脚MQFP封装，热增强型MQFP ， 225球
塑料球栅阵列（ PBGA ）
铅（Pb ）免费套餐。
欲了解更多信息，请参阅订购
在指南第52页。
主要特点处理器内核
50 MIPS ， 20 ns指令速率，单周期指令
执行
120 MFLOPS峰值， 80 MFLOPS持续性能
核心处理器
定时器
指令
缓存
32 48位
双端口SRAM
B LOCK 0
两个独立
双端口功能块
JTAG
1座
试验
仿真
7
8
DAG1
4 32
8
DAG2
4 24
处理器端口
I / O端口
ADDR
数据
ADDR
数据
数据
ADDR
ADDR
数据
节目
SEQUENCER
24
32
IOD
48
IOA
17
外
PORT
32
PM地址总线
DM地址总线
地址总线
MUX
多
接口
PM数据总线
公共汽车
CONNECT
（ PX ）
DM数据总线
48
40/32
数据总线
MUX
48
S
数据
注册
网络文件
MULT
16
40-BIT
桶
移
ALU
IOP
注册
（内存
映射）
控制，
状态和
数据缓冲区
DMA
调节器
串口
(2)
主机端口
4
6
6
I / O处理器
图1.功能框图
SHARC和SHARC徽标是ADI公司的商标。
Rev. D的
文档反馈
信息ADI公司提供的被认为是准确和可靠。
但是，没有责任承担由Analog Devices供其使用，也不对任何
侵犯第三方专利或其他权利，可能导致其使用的。
规格如有变更，恕不另行通知。没有获发牌照以暗示
或者以其他方式在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.
联系电话： 781.329.4700
2013 ADI公司保留所有权利。
技术支援
www.analog.com
