位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1298页 > AD9953YSVZ-REEL7 > AD9953YSVZ-REEL7 PDF资料 > AD9953YSVZ-REEL7 PDF资料1第17页
AD9953
CFR1<9> ： SDIO只能输入
CFR1<9> = 0 （默认值） 。该SDIO引脚具有双向
操作（ 2线串行编程模式） 。
CFR1<9> = 1，串行数据I / O引脚（ SDIO ）配置为
仅输入引脚（ 3线串行编程模式） 。
CFR1<8> ： LSB第一
CFR1<8> = 0 （默认值） 。 MSB优先格式是积极的。
CFR1<8> = 1，串行接口接收串行数据LSB
科幻RST格式。
CFR1<7> ：数字掉电位
CFR1<7> = 0 （默认值） 。所有的数字功能和时钟处于激活状态。
CFR1<7> = 1。所有非IO数字功能被暂停，
显著降低功耗。
CFR1<6> ：未使用
CFR1<5> ： DAC关断位
CFR1<5> = 0 （默认值） 。 DAC的启用操作。
CFR1<5> = 1， DAC被禁用，在其最低功耗
散热状态。
CFR1<4> ：时钟输入关断位
CFR1<4> = 0 （默认值） 。该时钟输入电路被使能用于
操作。
CFR1<4> = 1.时钟输入电路被禁用，
设备处于最低功耗状态。
CFR1<3> ：外部掉电模式
CFR1<3> = 0 （默认值） 。外部掉电模式
选择的是快速恢复掉电模式。在这种模式下，
当PWRDWNCTL输入引脚为高电平时，数字逻辑
与DAC的数字逻辑被断电。该DAC偏置
电路，锁相环，振荡器，和时钟输入电路是不
断电。
CFR1<3> = 1，选择外部掉电模式是
完全关断模式。在这种模式下， PWRDWNCTL时
输入引脚为高电平时，所有的功能都关闭。这包括
在DAC和PLL ，它取一个显著的时间量来
电。
CFR1<2> ：未使用
CFR1<1> ： SYNC_CLK禁用位
CFR1<1> = 0 （默认值） 。该SYNC_CLK引脚有效。
CFR1<1> = 1 SYNC_CLK引脚呈现的静态逻辑0
状态，从而保持由数字电路所产生的噪声在
最低限度。然而，所述同步电路保持
活跃的（内部），以维持正常的计时设备。
CFR1<0> ：未使用，请保留0
控制功能寄存器2号 - （CFR ）
在CFR 2是用来控制各种功能，特征和
在AD9953的模式，主要涉及到模拟部分
芯片。
CFR2<23 ： 12> ：未使用
CFR2<11> ：高速同步使能位
CFR2<11> = 0 （默认值） 。高速同步提高是关闭的。
CFR2<11> = 1，高速同步提高是。这
位应尝试使用自动时可设定
同步功能超出50 MHz的SYNC_CLK投入，
（ 200 MSPS SYSCLK ） 。请参阅同步多个AD9953s
一节。
CFR2<10> ：五金手动同步使能位
CFR2<10> = 0 （默认值） 。硬件手动同步功能关闭。
CFR2<10> = 1，硬件手动同步功能。
当该位被置位时， SYNC_IN引脚的上升沿会
导致器件由一个推进SYNC_CLK上升沿
REFCLK周期。不同于软件手动同步使能位，这
位不明确的自我。一旦硬件手动同步模式
启用时，它会保持启用状态，直到该位被清零。见
同步多个AD9953s节。
CFR2<9> ：晶振输出使能位
CFR2<9> = 0 （默认值） 。水晶OUT引脚处于非活动状态。
CFR2<9> = 1晶OUT引脚有效。当激活时，
晶体振荡器电路的输出驱动CRYSTAL OUT
销，其可以连接到其他设备，以产生一
参考频率。该振荡器将在晶体回应
的20兆赫至30兆赫范围内。
CFR2<8> ：未使用
CFR2<7 ： 3> ：参考时钟倍频控制位
这5位控制字的倍数值了顺时针的
乘法器（PLL）的块。有效值为十进制的4至20 （ 0×04到
0×14 ） 。此范围之外的输入值将绕过时钟
乘数。看到了锁相环（ PLL ）一节。
CFR2<2> ： VCO范围控制位
该位被用来控制对VCO的范围设置。
当CFR2<2> == 0 （默认值），则VCO工作的范围内的
100兆赫至250兆赫。当CFR2<2> == 1时， VCO的工作
的范围为250兆赫至400兆赫。
版本A |第17页32
