位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第360页 > AD9639BCPZ-170 > AD9639BCPZ-170 PDF资料 > AD9639BCPZ-170 PDF资料1第30页
AD9639
1.800
1.795
1.790
1.785
1.780
1.775
1.770
1.765
1.760
1.755
1.750
1.745
1.740
1.735
1.730
1.725
1.720
1.715
数据表
V
OH
(V)
0
10
20
30
40
50
60
70
80
90
100
NUMBER SDI / SDIO引脚连接在一起
图62. SDI / SDIO引脚装载
t
DS
t
S
CSB
t
高
t
DH
t
低
t
CLK
07973-104
t
H
SCLK DO NOT
CARE
别
CARE
SDI /
SDIO
别
CARE
读/写
W1
W0
A12
A11
A10
A9
A8
A7
D5
D4
D3
D2
D1
D0
别
CARE
图63.串行时序详细
表14.串行时序定义
参数
t
DS
t
DH
t
CLK
t
S
t
H
t
高
t
低
t
EN_SDI / SDIO
t
DIS_SDI / SDIO
时间（纳秒分）
5
2
40
5
2
16
16
10
10
描述
数据和SCLK的上升沿之间的建立时间
保存数据和SCLK的上升沿之间的时间
时钟周期
公务员事务局和SCLK之间的建立时间
公务员事务局举办和SCLK之间的时间
最低时期， SCLK应处于逻辑高电平状态
最低时期， SCLK应处于逻辑低状态
最短时间SDI / SDIO引脚从输入切换到输出相对于一
SCLK的下降沿（在图63中未示出）
最短时间SDI / SDIO引脚从输出切换到输入相对的
SCLK的上升沿（图63中未示出）
版本B |分页： 36 30
07973-028
