位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第128页 > AD9639BCPZRL-170 > AD9639BCPZRL-170 PDF资料 > AD9639BCPZRL-170 PDF资料1第19页
数据表
时钟输入注意事项
为获得最佳性能， AD9639采样时钟输入端
（CLK +和CLK- ）应主频带的差分信号。
此信号通常是交流耦合到CLK +和CLK-引脚
通过一个变压器或电容器。这些引脚内部偏置
1.2 V ，不需要额外的偏置。
图43示出了用于计时的AD9639的优选方法。该
低抖动时钟源从单端信号转换成
以使用RF变压器的差分信号。背用于─
在次级变压器限制背部肖特基二极管
时钟闯AD9639约0.8 V峰峰值
差。这有助于防止在大电压摆幅
从通过向AD9639的其它部分供给的时钟，
它保留了信号的快速上升和下降时间，这
对低抖动性能的关键。
ADT1-1WT ， 1 ： 1Z
0.1F
CLK +
50
XFMR
0.1F
CLK +
0.1F
0.1F
肖特基
二极管：
HSMS-2812
AD9639
CLK +输入电路电源为AVDD （ 1.8 V ） ，这是输入
设计承受高达3.3 V输入电压，
因此，提供了多种选择的驱动器逻辑电压。
AD9510/AD9511/
AD9512/AD9513/
AD9514/AD9515/
AD9516/AD9518
CLK
50*
CMOS驱动器
CLK
0.1F
0.1F
* 50Ω电阻是可选的。
39k
可选
100
CLK +
0.1F
0.1F
CLK +
ADC
AD9639
CLK “
07973-021
图46.单端1.8 V CMOS采样时钟
0.1F
CLK +
50*
CLK
AD9510/AD9511/
AD9512/AD9513/
AD9514/AD9515/
AD9516/AD9518
CMOS驱动器
CLK
可选
100
0.1F
ADC
AD9639
CLK “
07973-018
CLK +
0.1F
0.1F
ADC
AD9639
07973-022
CLK “
* 50Ω电阻是可选的。
图43.变压器耦合差分时钟
另一种选择是交流耦合的差分PECL信号向
采样时钟输入引脚，如图44。
AD9510/
AD9511/AD9512/AD9513/AD9514/AD9515/AD9516/AD9518
家庭时钟驱动器具有出色的抖动性能。
AD9510/AD9511/
AD9512/AD9513/
AD9514/AD9515/
AD9516/AD9518
CLK
PECL驱动器
0.1F
CLK “
50*
50*
CLK
240
240
07973-019
图47.单端3.3 V CMOS采样时钟
时钟占空比的注意事项
典型的高速ADC利用两个时钟边沿产生一个
各种内部定时信号。其结果是，这些ADC可
是对时钟占空比敏感。通常情况下， 5％的容差
需要的时钟占空比，保持动态perfor-
曼斯特点。
该AD9639内置一个占空比稳定器（DCS ）的重新定时
非采样边缘，提供了一个内部时钟信号
公称50 ％的占空比。这使得多种时钟输入
工作周期而不影响AD9639的性能。
当DCS处于开启状态（默认） ，噪声和失真性能
几乎是平坦的广泛占空比。然而，一些
应用程序可能需要的DCS功能处于关闭状态。如果是这样，请
注意，动态范围性能可能会受到影响
当在这种模式下运行。请参阅存储器映射部分
在使用该功能的更多细节。
抖动在输入的上升沿是一个重要的问题，
而且它不是由内部稳定电路减小。该
占空比控制环路没有作为的少时钟速率
50 MHz的名义。我们不建议此ADC
时钟是动态的性质。走动来动态时钟
美云需要漫长的等待时间后端串行捕获
重新定时和重新同步接收逻辑。这漫长的时间
常数远远超过所花费的DCS和时间的
PLL锁定并稳定下来。只有在极少数的应用程序会是什么
要禁用DCS电路中的时钟寄存器（见
地址0×09在表15）。保持DCS电路有效的
建议最大限度地交流演出。
0.1F
CLK +
0.1F
CLK +
100
0.1F
ADC
AD9639
CLK “
* 50Ω电阻器是可选的。
图44.差分PECL采样时钟
AD9510/AD9511/
AD9512/AD9513/
AD9514/AD9515/
AD9516/AD9518
CLK
LVDS驱动器
CLK
50*
50*
07973-020
0.1F
CLK +
0.1F
CLK +
100
0.1F
0.1F
CLK “
ADC
AD9639
CLK “
* 50Ω电阻器是可选的。
图45.差分LVDS采样时钟
在一些应用中，可以接受的是驱动采样时钟
输入，单端CMOS信号。在这种应用中，
CLK +应直接驱动CMOS门电路，以及
CLK-引脚应旁路至地， 0.1 μF电容
在同一个39千欧电阻并联（参见图46）。虽然
版本B |第19页36
