CC1100E
t
sp
t
ch
t
cl
t
sd
t
hd
t
ns
SCLK ：
CSn为：
写注册地：
SI
SO
X
高阻
0
S7
B
B
A5
S5
A4
S4
A3
S3
A2
S2
A1
S1
A0
S0
X
D
W
7
S7
D
W
6
S6
D
W
5
S5
D
W
4
S4
D
W
3
S3
D
W
2
S2
D
W
1
S1
D
W
0
S0
X
高阻
从寄存器中读取：
SI
X
1
S7
B
B
A5
S5
A4
S4
A3
S3
A2
S2
A1
S1
A0
S0
D
R
7
D
R
6
D
R
5
D
R
4
X
D
R
3
D
R
2
D
R
1
D
R
0
高阻
SO
高阻
图11 ：配置寄存器写入和读取操作
参数
f
SCLK
描述
SCLK频率
100ns的时延地址字节和数据字节（单通路）之间，或插入
地址和数据，并且每个数据字节之间（突发访问）之间。
民
-
最大
10
单位
兆赫
SCLK的频率，单次访问
地址和数据字节之间不存在延迟
-
9
SCLK频率，突发存取
没有延迟的地址和数据字节之间，或数据字节
-
6.5
s
ns
ns
ns
ns
ns
ns
t
SP， PD
t
sp
t
ch
t
cl
t
上升
t
秋天
t
sd
CSN低到上升沿在SCLK ，在掉电模式
CSN低电平到SCLK上升沿，在主动模式
时钟高
时钟低
时钟上升时间
时钟下降时间
设置数据（负SCLK边缘）至
在SCLK上升沿
(t
sd
适用的地址和数据字节，并且之间
数据字节）
150
20
50
50
-
-
-
-
-
-
5
5
-
-
-
-
单访问
突发访问
55
76
20
20
t
hd
t
ns
后在SCLK上升沿保持数据
在SCLK南航高下降沿。
ns
ns
表20 ： SPI接口时序要求
注意：
最低牛逼
SP， PD
图中在表20中可以使用的情况下，用户不读
该
CHIP_RDYn的
信号。 CSn为低到SCLK上升沿时，芯片从加电唤醒
向下取决于晶体的启动时间被使用。 150
μs
表20是
测量CC1100E EM参考设计晶体振荡器启动时间（ 0， 0 ）使用
水晶AT- 41CD2从NDK 。
SWRS082
第26页92
