位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第195页 > AD7476AAKSZ-500RL7 > AD7476AAKSZ-500RL7 PDF资料 > AD7476AAKSZ-500RL7 PDF资料3第18页
AD7476A/AD7477A/AD7478A
操作模式
操作用于AD7476A / AD7477A / AD7478A模式
通过在控制CS信号的（逻辑）的状态被选择
的转化率。有两种操作可能模式：正常
和断电。在这CS被拉高后点
转换已经启动确定是否AD7476A /
AD7477A / AD7478A进入掉电模式。同样，如果
已经断电， CS可以控制设备是否返回
正常操作或保持在掉电。这些模式
手术的目的是提供灵活的电源管理
选项。这些选项可以被选择以优化动力
消耗/吞吐速率比对于不同的应用
要求。
一旦CS已经带来了高个SCLK ，在这个窗口
部分进入掉电，这是由发起的转换
CS的下降沿被终止，和SDATA返回到
三态。如果CS前的第二个SCLK下降沿变为高电平
缘，该部分保持在正常模式下和不加电
下来。这避免了意外掉电由于对毛刺
CS线。为了退出操作并加电时的这个模式
在AD7476A / AD7477A / AD7478A再次，一个虚拟的转换
被执行。在CS的下降沿，器件开始
电源和继续，只要CS保持低电平来了电
直到第10个SCLK的下降沿之后。该装置是完全
通电后16个SCLK已经过去了，而有效的数据结果
从下一个转换，如图24所示。如果CS为
带来SCLK的第10个下降沿之前的高，那么
AD7476A / AD7477A / AD7478A返回到掉电。这
避免了对CS线或意外电因故障
无意中爆出8个SCLK周期，而CS为低电平。
虽然该设备可以开始向上的下降沿电
的CS ，它断电再次在CS的上升沿只要它
发生在第10个SCLK下降沿之前。
普通模式
这个模式的目的是具有最快处理速度的性能。
在正常模式下，用户不必担心任何
开机时间，因为AD7476A / AD7477A / AD7478A
保持充分动力在任何时候。图20示出了一般
该AD7476A / AD7477A / AD7478A的操作的图
在这种模式下。该转换的下降沿启动
CS在串行接口部分描述。以确保
部分仍完全加电时刻， CS必须保持
低，直到至少10个SCLK下降沿之后已经过去了
CS下降沿边缘。如果CS 10日之后变为高电平，任何时间
SCLK下降沿但T年底前
兑换
中，部分
保持通电，但转换终止并
SDATA可追溯到成三态。对于AD7476A ， 16系列
时钟周期才能完成转换和访问
完整的转换结果。对于AD7477A和AD7478A ，
最小的14和12个串行时钟周期是必需的COM
完整的转换和访问完整的转换结果，
分别。 CS的空闲高电平，直到下一次转换或闲置
为低电平，直到CS返回高电平一段时间之前，下一次转换
（有效空转CS为低电平） 。一旦数据传输完成
（ SDATA又恢复到三态） ，另一个转换可
之后，安静的时间，T开始
安静
，已经过了将CS
再低。
开机时间
在AD7476A / AD7477A / AD7478A的开机时间
1微秒，这意味着与SCLK的任何频率高达20 MHz ，
一个伪周期总是足以允许该设备
上电。一旦空周期完成时， ADC是完全
通电并且获取所述输入信号正常。宁静
时间t
安静
，仍然必须从该点所在的总线允许
返回到三态虚设转换到后
CS的下一个下降沿。当运行在1 MSPS吞吐量
率， AD7476A / AD7477A / AD7478A电源和收购
在0.5的信号的LSB中1空周期，即1微秒。
当从掉电模式与虚拟通电
周期，如在图22中，轨道和保持，这是在保持模式下
而部分被断电后，返回跟踪模式
第一个SCLK上升沿CS下降沿后的部分接收。
这虽然在任何SCLK显示为点A ，如图22。
频率，一个伪周期是足够的上电设备
并获得V
IN
，这并不一定意味着一个完整的虚设
16个SCLK周期必须经过上电设备
并获得V
IN
充分; 1微秒是足够用于启动设备
和获取输入信号。如果，例如，一个5兆赫的SCLK
频率被施加到ADC ，循环时间变3.2微秒。
在一个空周期， 3.2微秒的部分权力和V
IN
获得充分。然而，在1微秒为5 MHz的SCLK ，只有五
SCLK周期将结束。在这个阶段中，ADC将
全电和采集信号。在这种情况下， CS可以
拉高10个SCLK下降沿后带来的低
之后再一个时间t
安静
，以启动转换。
掉电模式
此模式适用于在应用中使用慢
吞吐速率是必需的;无论是ADC断电
每次转换，或者一系列的转换之间进行
以高吞吐速率和ADC ，然后断电
这些脉冲串的数之间的相对长的持续时间
转换。当AD7476A / AD7477A / AD7478A是
断电，所有模拟电路断电。进入
掉电时，转换过程必须由被中断
将CS高SCLK的第二个下降沿之后的任何地方
和SCLK的第10个下降沿之前，如图22所示。
修订版F |第18页28
