位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第396页 > ATF16V8C-7SC > ATF16V8C-7SC PDF资料 > ATF16V8C-7SC PDF资料1第6页
7.
上电复位
在ATF16V8C的寄存器设计在上电期间复位。在从V稍微延迟一点
CC
交叉V
RST
，所有
寄存器将复位到低状态。其结果是，已注册的输出状态将总是高的上电。
此功能对于状态机初始化的关键。然而，由于复位和不确定性的异步特性
V如何
CC
实际上发源于该系统中，需要满足以下条件：
1.
2.
3.
在V
CC
崛起必须是单调的，从低于0.7V
复位发生后，所有的输入和反馈设置时间必须满足驱动时钟长期高价面前，
从该时钟导出的信号，必须吨期间保持稳定
PR
上电复位
网络连接gure 8 。
表8-1 。
参数
t
PR
V
RST
上电复位参数
描述
上电
复位时间
上电
复位电压
典型值
600
3.8
最大
1,000
4.5
单位
ns
V
9.
掉电模式
该ATF16V8C包括一个可选引脚控制省电功能。器件的引脚4可以配置为上电
断引脚。当启用了此功能和掉电引脚为高电平时，总电流消耗降至不足
100μA 。在关断模式下，所有的输出数据和内部逻辑状态被锁存，并举行。所有注册和
组合输出数据仍然有效。那是在一个高Z状态在断电的发生的任何输出将保持在
高-Z 。在掉电期间，除了掉电引脚的所有输入信号被阻断。输入和I / O引脚管理人电路
保持活动，以确保引脚不浮动不确定的水平。这有助于进一步降低系统功率。
选择的掉电选项中指定ATF16V8C逻辑设计文件。逻辑编译器将包括该选项
选择的标准，否则16V8 JEDEC熔丝文件。当在设计文件中没有指定掉电功能，
销4是可作为一个逻辑输入端，并且没有掉电引脚。这允许ATF16V8C使用任何编程
现有的标准16V8 FUSE文件。
注意：
一些程序员列出的JEDEC兼容16V8C （无PD使用）分别来自非JEDEC兼容16V8CEXT 。
（ EXT的扩展功能。 ）
10.
注册输出预
在ATF16V8C的寄存器设置电路，使装载每个寄存器高或低的。这
功能将简化测试，因为任何国家可以强制到寄存器来控制测试序列。一个JEDEC文件
编译与矢量源文件时，生成的预压。下载后， JEDEC文件预紧序列将
被批准的程序员自动完成。
6
爱特梅尔ATF16V8C
0425H–PLD–3/11
