位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > ASDP-21060CW-133 > ASDP-21060CW-133 PDF资料 > ASDP-21060CW-133 PDF资料1第11页
ADSP-21060/ADSP-21060L/ADSP-21062/ADSP-21062L/ADSP-21060C/ADSP-21060LC
表3.引脚说明（续）
功能
记忆应答。
外部设备可以不置位ACK （低）到等待状态添加到外部存储器
访问。 ACK时使用的I / O设备，存储器控制器或其他外围设备，以保持关闭的完成
外部存储器的访问。在ADSP- 2106x ACK置为无效作为输出，以等待状态添加到同步
其内部存储器的存取。在一个多处理器系统中，从ADSP- 2106x拉高总线主控器的
的ACK输入到等待状态（多个）添加到其内部存储器的存取。总线主机对门将其锁
的ACK销保持输入的电平，以它被最后驱动。
I / S
暂停总线三态。
外部设备可以断言SBTS （低）把外部总线地址，数据
SBTS
选择，并且在为下一个周期高阻抗状态选通信号。如果ADSP- 2106x试图访问
外部存储器而SBTS有效时，处理器将暂停与存储器存取将无法完成
直到SBTS失效。 SBTS应该只被用于从主机处理器/ ADSP- 2106x死锁状态中恢复，
或与DRAM控制器使用。
IRQ2–0
I / A
中断请求线。
可能是边沿触发或电平敏感。
FLAG3–0
I / O / A
标志引脚。
每个经由控制比特作为输入或输出配置。作为输入时，可以将它们进行试验
一个条件。作为输出时，它们可以被用于用信号通知外部的外围设备。
TIMEXP
O
定时器到期。
断言4个时钟周期，当定时器使能TCOUNT递减到零。
HBR
I / A
主机总线请求。
该引脚必须置由主机处理器请求的ADSP- 2106x的控制
外部总线。当HBR是断言，在一个多处理器系统中， ADSP- 2106x是总线主机
放弃总线，并断言HBG 。放弃公交车，在ADSP- 2106x场所的地址，数据，选择
和选通线处于高阻抗状态。 HBR优先于所有ADSP- 2106x总线请求BR6-1在
多处理系统。
HBG
I / O
主机总线格兰特。
确认一个总线请求时，指示所述主处理器可以采取的控制
外部总线。 HBG有效（保持低电平）由ADSP- 2106x ，直到HBR被释放。在多处理系统中，
HBG是由ADSP- 2106x总线主输出，并通过所有其他监控。
CS
I / A
片选。
由主处理器断言选择ADSP- 2106x 。
REDY
O（ O / D）
主机总线应答。
在ADSP- 2106x REDY置为无效（低）增加等待状态的异步访问
它的内部存储器或眼压的寄存器由主机。该引脚为开漏输出（O / D ），在默认情况下;它可以是
在SYSCON寄存器的ADREDY位编程为有源驱动器（ A / D） 。 REDY只会输出，如果
CS和HBR输入被置为有效。
DMAR2–1
I / A
DMA请求1
（ DMA通道7）
DMA请求2
（ DMA通道8 ） 。
DMAG2–1
O / T
DMA格兰特1
（ DMA通道7）
DMA格兰特2
（ DMA通道8 ） 。
BR6–1
I / O / S
多总线请求。
使用多处理器ADSP- 2106xs仲裁总线主舰。一
ADSP- 2106x仅驱动其自身的BRX线（对应于它的ID2-0输入的值），并监视所有
其他人。在一个多处理器系统中具有小于6的ADSP- 2106xs ，未使用的BRX引脚应拉
高;处理器自身的BRX线不能被拉高或拉低，因为它是一个输出端。
ID2–0
O（ O / D）
多ID。
决定了多进程所使用的ADSP- 2106x总线请求（ BR1- BR6 ） 。
ID = 001对应于BR1 ， ID = 010对应BR2等ID = 000的单处理器系统。这些
线应是硬连线的或改变在复位时只有一个系统配置选择。
RPBA
I / S
旋转优先级的总线仲裁选择。
当RPBA高，多处理器总线的旋转优先
仲裁被选中。当RPBA低，固定优先级选择。这个信号是一个系统配置
选择必须被设置为在每个ADSP- 2106x相同的值。如果RPBA的值发生变更
系统运行，它必须在每隔ADSP- 2106x相同CLKIN的周期被改变。
注册会计师
I / O （O / D）
核心优先通行。
声称其CPA引脚允许的ADSP- 2106x总线从设备的核心处理器中断
背景DMA传输和外部总线增益的访问。 CPA是连接一个开漏输出
到所有的ADSP- 2106xs在系统中。注册会计师引脚有一个内部5 K：上拉电阻。如果核心接入优先级
不需要在一个系统中，注册会计师引脚应悬空。
DTX
O
数据发送（串行端口0 ， 1 ） 。
每个DT引脚有一个50 K：内部上拉电阻。
DRX
I
数据接收（串行端口0 ， 1 ） 。
每个DR引脚有一个50 K：内部上拉电阻。
TCLKX
I / O
传输时钟（串行端口0 ， 1 ） 。
每个TCLK引脚有一个50 K：内部上拉电阻。
RCLKx
I / O
接收时钟（串行端口0 ， 1 ） 。
每个RCLK引脚有一个50 K：内部上拉电阻。
A =异步，G =地面， I =输入， O =输出， P =电源，S =同步， （ A / D） =有源驱动， （O / D） =漏极开路，
T =三态（当SBTS被认定时，或当在ADSP- 2106x是一个总线从设备）
针
确认
TYPE
I / O / S
牧师F
|
第11页共64 |
2008年3月
