ADuC841/ADuC842/ADuC843
助记符
P3.0–P3.7
TYPE
I / O
功能
端口3是一个具有内部上拉电阻的双向端口。 P3口有写信给他们1秒被拉高
由内部上拉电阻，并在该状态可以被用作输入。作为输入使用时， P3口被拉
由于内部上拉电阻的外部低电源电流。 P3口还含有各种辅助
功能，这将在下文说明。
PWM时钟输入。
PWM0电压输出。 PWM输出可配置为使用端口2.6和2.7或3.4的端口和3.3 。
PWM1电压输出。看到CFG841 / CFG842注册以获取更多信息。
接收数据输入（异步）或串行（ UART ）端口的数据输入/输出（同步） 。
发送数据输出（异步）或串行（ UART ）端口的时钟输出（同步） 。
中断0可编程边沿或电平触发中断输入;可以被编程为两个优先级1
的水平。该引脚也可以用作栅极的控制输入到定时器0 。
中断1.可编程边沿或电平触发中断输入;可以被编程为两个优先级1
的水平。该引脚也可以用作栅极的控制输入到定时器1 。
定时器/计数器0输入。
定时器/计数器1的输入。
因为当外部转换启动功能的ADC模块低电平转换启动逻辑输入被启用。一
该输入由低到高的跳变使所述轨道和保持到保持模式，启动转换。
输入的外部时钟信号。已经经由CFG842寄存器来使能。
写控制信号，逻辑输出。锁存来自端口0的数据字节到外部数据存储器。
读控制信号，逻辑输出。允许外部数据存储器端口0 。
输出振荡器反相放大器。
输入到反向振荡放大器。
数字地。接地参考点，为数字电路。
端口2是一个具有内部上拉电阻的双向端口。 P2口有写信给他们1秒被拉高
由内部上拉电阻，并在该状态可以被用作输入。作为输入使用时， P2口被拉
由于内部上拉电阻的外部低电源电流。端口2发出的中高阶
在外部24位外部数据存储器空间访问地址字节。
程序存储使能，逻辑输出。该引脚保持内部程序执行过程中的低。 PSEN被用来
启用时，通过上电或复位电阻拉低串行下载模式。复位时该管脚
瞬间成为一个输入端和销的状态进行采样。如果有一个地方的脚没有下拉电阻
会momentarilly高，然后用户代码将被执行。如果一个下拉电阻到位，嵌入式串行
下载/调试内核将被执行。
地址锁存使能，逻辑输出。此输出用于锁存低字节和页字节为24位的地址
地址到外部数据存储器空间访问。
外部访问允许，逻辑输入。当高举，此输入使该器件能够从内部获取的代码
程序存储器空间。部分不支持外部程序存储器。该引脚不应悬空。
P0口是一个8位漏极开路双向I / O口。 P0口有写信给他们漂浮1S，并在该状态
可以用作高阻抗输入。端口0也是在复低位地址和数据总线
访问外部数据存储器。在这种应用中，它使用强大的内部上拉发送1 。
PWMC
PWM0
PWM1
RXD
TXD
INT0
INT1
T0
T1
CONVST
EXTCLK
WR
RD
XTAL2
XTAL1
DGND
P2.0–P2.7
(A8–A15)
(A16–A23)
PSEN
I
O
O
I / O
O
I
I
I
I
I
I
O
O
O
I
G
I / O
O
ALE
EA
P0.7–P0.0
(A0-A7)
O
I
I / O
类型： P =电力，G =地面， I =输入， O =输出， NC =无连接
第0版|第10页88
