ADuC841/ADuC842/ADuC843
硬件设计注意事项
本节概述了一些关键的硬件设计
注意事项必须整合的时候得到解决
ADuC841 / ADuC842 / ADuC843到任何硬件系统。
ADuC842/ADuC843
外
时钟
来源
P3.4
与内部
定时电路
时钟振荡器
可以由内部生成的时钟源的部件
PLL或由一个外部时钟输入。要使用内部PLL ，连续的
NECT XTAL1和之间的32.768 kHz的并联谐振晶体
XTAL2 ，并从每个引脚到地的连接电容
在图75中所示的零件包含一个内部电容
18 pF的上XTAL1和XTAL2引脚，这足以
大多数手表晶体。该晶体允许PLL锁定正确
以得到一个f
VCO
的16.777216兆赫。如果没有晶体存在，则
PLL将自由运行，使16.7 MHz的FVCO ± 20 ％ 。在这种模式下，
光盘位仅限于CD = 1 ，给人的最大内核时钟
8.38兆赫。如果外部时钟输入是必需的，这是很有用的。
该器件上电和PLL将免费运行;然后用户
写入CFG842的SFR中的软件，以使外部时钟
输入的P3.4 。需要注意的是双重的要求的时钟必须是亲
vided从外部部分运行在CD = 1，更好的方法是
使用ADuC841与外部时钟。
对于ADuC841 ，连接在晶体中相同的方式;外
电容器的连接方式如按晶体制造商的
建议。 20 pF的最低电容
推荐XTAL1和XTAL2 。该ADuC841不会
操作，如果没有晶体存在。
外部时钟可以被连接，如图76和
图77 。
ADuC841/ADuC842/ADuC843
XTAL1
图77.连接外部时钟源（ ADuC842 / ADuC843 ）
无论是使用内部PLL或外部时钟源，
部分“规定的运行时钟频率范围为400 kHz至
16.777216兆赫， （20兆赫， ADuC841 ） 。核心本身是静态的，
和功能一直到直流的方式。但在时钟速度较慢
这400 kHz时， ADC无法再正常工作。 There-
脱颖而出，以确保指定的操作，使用的时钟频率
至少为400千赫和不超过20兆赫。
外部存储器接口
除了它的内部程序和数据存储器，所述部件
最多可以访问外部数据存储器（ SRAM ）的16兆字节。
注意，该部件不能访问外部程序存储器。
图78示出了用于访问最多的硬件结构
64K字节的外部RAM 。这个接口是标准的任何
8051兼容的MCU。
ADuC841/
ADuC842/
ADuC843
SRAM
P0
LATCH
ALE
A8–A15
OE
WE
03260-0-078
D0–D7
（ DATA）的
A0–A7
XTAL2
03260-0-076
与内部
定时电路
P2
RD
WR
图75.外部并联谐振晶体连接
图78.外部数据存储器接口（ 64K字节地址空间）
ADuC841
外部XTAL1
时钟
来源
XTAL2
图76.连接外部时钟源（ ADuC841 ）
03260-0-075
与内部
定时电路
第0版|页72 88
03260-0-077
