逻辑元件
图2-4 。 LE的运算方式
SLOAD
sclear
（ LAB宽） （ LAB宽）
寄存器链
连接
data1
data2
三输入
LUT
Q
D
ENA
CLRN
行，列和
直接连接的路由
行，列和
直接连接的路由
CIN （从COUT
以前的LE ）
三输入
LUT
时钟（ LAB宽）
ENA （ LAB宽）
ACLR （ LAB宽）
本地路由
COUT
注册
链输出
寄存器反馈
在Quartus II编译器会自动创建过程中进位链逻辑
设计处理，也可以设计输入过程中手动创建它。
参数化的功能，如LPM功能自动拍摄
利用进位链的相应功能。
在Quartus II编译器产生的进位链长度超过16个LE通过
自动连接在同一列中的LAB 。为了增强配件，一
长的进位链纵向运行，它允许快速的横向连接
通过直接链接M4K存储器模块或嵌入式乘法器
互连。例如，如果设计有一个LAB长的进位链
旁边的M4K存储块一列列，任何LE输出可以养活
通过直接链接互联相邻的M4K存储块。
而如果进位链运行水平，任何LAB不是旁边
的M4K存储器块列将使用其他的行或列
互联驾驶M4K存储块。进位链将继续作为
据作为一个完整的列。
2–6
Cyclone II器件手册，卷1
Altera公司。
2007年2月
