TLK10232
www.ti.com
SLLSEE1 - 2013年5月
3.4
8B / 10B编码器
嵌入式时钟串行接口需要编码的一个方法，以确保有足够的过渡密度
接收的CDR获得和保持锁。该编码方案还保持了信号的直流
通过保持平衡的一和零的数目，它允许在AC耦合的数据平衡
传输。该TLK10232使用所使用的10 Gbps和1 Gbps时的8B / 10B编码算法
以太网和光纤通道标准。这提供了很好的过渡密度时钟恢复和
提高了错误检查。
在8B / 10B编码器的每一个8位宽的数据转换为一个10位宽度的编码数据的字符，以提高其
过渡密度。这个传输代码包括/ D /字符，用于传输数据，和/ K /
字符，用于传送协议信息。每个/ K /或/ D /字符码字也可以有
二者的正和负视差的版本。一个码字的视差，选择由编码器来
平衡的序列化的数据流的运行不一致。
3.5
8B / 10B解码器
一旦信道的同步块已经从接收到的串行数据中标识的字节边界
流时， 8B / 10B译码器转换成10位的8B / 10B编码的字符转换成它们各自的8比特格式。
当在解码的数据中检测到的一个代码字误差或运行不一致误差，则报告错误
状态寄存器（ 1E.000F ）和LOS引脚有效时（取决于视线覆盖选择） 。
3.6
64B / 66B编码/加扰
为了便于从介质访问控制（MAC）层，所述TLK10232接收的数据的传输
从MAC使用在IEEE802.3-定义的64B / 66B编码算法接收到的数据进行编码
2008年的标准。该TLK10232需要连续两个需要从XAUI接口，并将其编码
成一个66位的码字。来自两个XAUI的传输的信息包括数据的64比特和8比特的
控制8B / 10B解码后的信息。
如果64B / 66B编码器检测到来自XAUI接口的无效数据包格式，它取代错误
信息与适当的编码错误的信息。所得到的66比特码字然后被发送到
发送变速箱。
在TLK10232实现的编码过程包括两个步骤：
1.一种编码步骤，其将72位数据（ 8个数据字节加上8个控制码指标）
从发送FIFO CTC接收到一个66位的编码字
2.一个加扰步骤，其中扰频编码数据的使用扰频器多项式×64位
58
+x
39
+1.
由编码器产生的66位组成的数据的64位和2位的同步字段的
由任一01或10只有64比特的数据被加扰，留下两个同步
位不变。这两个同步位允许接收变速箱，以获得帧对齐和，
此外，请确保至少有一次在66位数据的边缘过渡。所述编码方法允许一个
要发送的控制信息量有限直列与数据。
3.7
前向纠错
任选启用前向纠错（ FEC）的遵循IEEE 802.3-2008标准，并且能够
纠正突发错误达11位。在TX数据路径中，FEC逻辑驻留在扰频器之间
变速箱。在RX数据通路， FEC所在的变速箱和解扰器之间。帧对齐
FEC的操作过程中对RX FEC块内处理的，并且在RX变速箱同步报头对准是
绕过。因为延迟是在两个TX和RX数据路径的增加而FEC使能，它是
默认情况下禁用，必须通过MDIO编程来实现。需要注意的是FEC的性质将增加
延迟是由于帧存储。
版权所有 2013年，德州仪器
10GBASE- KR模式功能说明
提交文档反馈
产品文件夹链接：
TLK10232
13
