ADuC824
作为替代，以提供两个单独的电源， AV
DD
安静放置一个小的串联电阻和/或铁氧体磁珠之间
它和DV
DD
，然后去耦的AV
DD
分别接地。一
例如该结构示于图51.在这种
配置其它模拟电路（如运算放大器，电压
参考等）可从AV供电
DD
供给线为好。
数字电源
+
–
10 F
珠子
20
34
DV
DD
48
1.6
10 F
ADuC824
AV
DD
5
在掉电模式下， PLL和时钟的核心
被停止。片上振荡器可以停止或继续
根据振荡器掉电的状态摆动
位（ OSC_PD ）在PLLCON SFR 。香港旅游业议会，驱动
直接从振荡器，也可以在加电使能
下来。然而，所有其他的片上外设，被关闭。
端口引脚保持它们的逻辑电平，在这种模式下，但在DAC输出
进到一个高阻抗状态（三态），而ALE和
PSEN
输出保持低电平。在完全关断模式下，
在ADuC824的总共5消耗
A
典型的。有五个
对终止掉电模式的方法：
复位管脚（ ＃ 15 ）
0.1 F
0.1 F
21
35
DGND
47
返回到正常模式下，所有的寄存器都被设置为默认状态
和执行程序开始于一次复位复位向量
引脚被拉高。
AGND
6
电单车
图51.外部单电源连接
所有寄存器都被设置为默认状态，程序执行
从复位向量。
时间间隔计数器（ TIC ）中断
请注意，在这两个图50和图51中，较大的值（ 10
F)
储能电容坐在DV
DD
和一个单独的10
F
电容
坐在AV
DD
。此外，当地的小值（ 0.1
F)
电容
位于芯片的每个VDD端子。按标准设计的区域动脉灌注化疗
蒂斯，一定要包括所有这些电容，保证了
小电容是最接近每个AV
DD
引脚走线长度
尽可能地短。连接每个这些的接地端子
电容直接到底层的地平面。最后，它
还应该注意到的是，在所有时间中，模拟和数字
接地引脚上的ADuC824的，应参照相同
系统接地参考点。
耗电量
掉电模式被终止， CPU服务的TIC
中断时， RETI在议会中断服务的结束
例程将后返回核心，以指示其
启用省电。
I
2
C或SPI中断
省电模式结束，并且CPU服务的我
2
C/
SPI中断。在ISR结束时RETI将返回
核心，这使功率下降后的指令。它
应当指出的是，我
2
C / SPI掉电中断使能
位（ SERIPD ）在PCON SFR必须首先设置允许该
操作模式。
INT0
打断
给出的“核心”的值表示当前由DV绘制
DD
,
而其余的（ “ADC ”和“DAC” ），由AV拉
DD
针
并且可以禁用在软件不使用时。另
片上外设（看门狗定时器，电源监控等）
消耗可以忽略不计的电流，并因此集中在与
“核心”的工作电流在这里。当然，用户必须添加
源来自并行和串行I / O管脚，任何电流
由DAC源，以确定总电流
需要在ADuC824的的电源引脚。另外，从电流消耗
DVDD的供应量将约5毫安期间增加
闪存/ EE擦除和编程
节能模式
省电模式结束，并且CPU服务的
INT0
中断。在ISR结束时RETI将返回
核心之后，这使电源关闭的指令。它
应当指出，在
INT0
掉电中断使能位
（ INT0PD ）在PCON SFR必须首先设置允许该
操作模式。
接地和电路板布局建议
与所有的高分辨率数据转换器，必须特别注意
支付接地和PC板布局ADuC824的基础
为了设计，以实现从所述ADC的最佳性能
和DAC 。
虽然ADuC824的具有独立的引脚用于模拟和数字
地（AGND和DGND ），用户一定不要把这些两
独立的接地层，除非这两个地平面是CON-
连接的一起非常接近的ADuC824的，如图所示，在
图52a的简化示例。在系统中的数字和
模拟地连接在一起，在其他地方
（在系统电源为例） ，他们不能CON组
再次连接的附近ADuC824的，因为接地回路会产生。
在这种情况下，扳平ADuC824的的AGND和DGND引脚都
到模拟接地平面，如图52b中。在系统中
只有一个地平面，保证了数字和模拟
组件在物理上分开上的单独的半
板上，使得数字返回电流不会靠近模拟流
电路，反之亦然。在ADuC824的可放在之间
数字和模拟部分，如示于图52c中。
设置空闲和掉电模式位， PCON.0和
PCON.1分别在PCON特殊功能寄存器表二说明，
允许该芯片被从正常模式切换到空闲模式时，
同时也充分掉电模式。
在空闲模式下，振荡器继续运行，但内核时钟
从PLL产生的停止。片上外设CON组
tinue接收时钟，并保持正常运行。 CPU状态
被保存的堆栈指针，程序计数器，以及所有其他
内部寄存器在空闲模式下保持自己的数据。端口引脚
和DAC的输出引脚还保留自己的状态， ALE和
PSEN
输出高电平在此模式下。该芯片将歇着
在接收到任何使能的中断空闲模式，或在接收
硬件复位。
–64–
版本B
