位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1059页 > AD5665BCPZ-R2 > AD5665BCPZ-R2 PDF资料 > AD5665BCPZ-R2 PDF资料2第11页
数据表
AD5625R / AD5645R / AD5665R ， AD5625 / AD5665
引脚配置和功能描述
LDAC
1
ADDR1
2
14
SCL
SDA
GND
V
OUT
B
V
OUT
D
ADDR2
06341-120
V
DD 3
V
OUT
A
4
V
OUT
C
5
POR
6
V
REFIN
/V
REFOUT
7
AD5625R/
AD5645R/
AD5665R
顶视图
（不按比例）
13
12
11
10
9
8
V
OUT
A
1
V
OUT
B
2
GND
3
V
OUT
C
4
V
OUT
D
5
AD5625R/
AD5645R/
AD5665R
顶视图
（不按比例）
10
V
REFIN
/V
REFOUT
9
8
7
6
V
DD
SDA
SCL
06341-122
06341-123
CLR
ADDR
裸露焊盘连接到GND 。
图4.引脚配置（ 14引脚TSSOP ） ，R后缀版本
LDAC
1
ADDR1
2
14
图6.引脚配置（ 10引脚LFCSP ） ，R后缀版本
V
OUT
A
1
V
OUT
B
2
GND
3
V
OUT
C
4
10
V
REFIN
9
8
7
6
SCL
SDA
GND
V
OUT
B
V
OUT
D
06341-121
V
DD 3
V
OUT
A
4
V
OUT
C
5
POR
6
V
REFIN 7
AD5625/
AD5665
顶视图
（不按比例）
13
12
11
10
9
8
AD5625/
AD5665
顶视图
（不按比例）
V
DD
SDA
SCL
ADDR
CLR
ADDR2
V
OUT
D
5
裸露焊盘连接到GND 。
图5.引脚配置（ 14引脚TSSOP ）
图7.引脚配置（ 10引脚LFCSP ）
表7.引脚功能描述
引脚数
14引脚10引脚
1
不适用
2
3
4
5
6
7
不适用
9
1
4
不适用
10
助记符
LDAC
ADDR1
V
DD
V
OUT
A
V
OUT
C
POR
V
REFIN
/V
REFOUT
描述
脉冲这个引脚为低电平，允许任何或所有DAC寄存器进行更新，如果输入寄存器有新的数据。
这使得所有DAC输出同步更新。另外，该引脚可永久绑
低。
三态地址输入。设置7位从机地址的两个最显著位（位A1 ， A0位）
（见表10）。
电源输入。这些器件可以采用2.7 V至5.5 V和供应应该是
去耦用10 μF电容并联一个0.1μF的电容到地。
来自DAC A的输出放大器的模拟输出电压轨至轨工作。
DAC C的输出放大器的模拟输出电压轨至轨工作。
上电复位引脚。绑POR引脚连接到GND上电的部分为0 V.绑POR引脚到V
DD
上电的部分中间值。
该AD56x5R有一个共同的引脚参考输入和输出的参考。当使用内部
参考，这是参考输出引脚。当使用外部基准，这是参照
输入引脚。在默认情况下此引脚作为参考输入。 （内部参考和借鉴输出
仅适用R上后缀的版本。 ）该AD56x5具有参考输入引脚只。
三态地址输入。台A3位和7位从机地址位A2 （见表10） 。
异步清零输入。在CLR输入为下降沿敏感。当CLR为低电平时，所有LDAC脉冲
将被忽略。当CLR被激活，零电平被加载至所有输入和DAC寄存器。这将清除
输出为0 V的部分的最后的第九个时钟脉冲的下降沿退出清零代码模式
的有效的写字节。如果CLR在写序列被激活时，写入操作被取消。如果是CLR
在高速模式下被激活，部分退出高速模式。
DAC D的模拟输出电压输出放大器具有轨对轨操作。
DAC B的模拟输出电压输出放大器具有轨对轨操作。
接地参考点在零件上的所有电路。
串行数据线。这是用于与SCL线到时钟输入或输出数据的16位的
输入寄存器。它是一个应该被拉到电源与一个双向，漏极开路数据线
外部上拉电阻。
串行时钟线。这是用于与SDA线，时钟输入或输出数据的16位的
输入寄存器。
三态地址输入。设置7位从机地址的两个最显著位（位A1 ， A0位）
（见表9）。
对于10引脚LFCSP封装，裸露焊盘必须连接到GND 。
8
9
不适用
不适用
ADDR2
CLR
10
11
12
13
14
不适用
5
2
3
8
7
6
EPAD
V
OUT
D
V
OUT
B
GND
SDA
SCL
ADDR
版本C |第11页共36
