位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第273页 > AD5645RBCPZ-REEL7 > AD5645RBCPZ-REEL7 PDF资料 > AD5645RBCPZ-REEL7 PDF资料2第9页
数据表
参数
t
12
测试条件
2
标准模式
快速模式
高速模式，C
B
= 100 pF的
高速模式，C
B
= 400 pF的
标准模式
快速模式
高速模式
标准模式
快速模式
高速模式
标准模式
快速模式
高速模式
快速模式
高速模式
民
AD5625R / AD5645R / AD5665R ， AD5625 / AD5665
最大
300
300
40
80
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
t
整箱
，落入SCL信号的时间
t
13
t
14
10
20
10
10
10
300
300
30
20
20
20
0
0
LDAC脉冲宽度低
的最后一个字节的第九个SCL时钟脉冲的下降沿
到LDAC下降沿有效的写操作
t
15
CLR脉冲宽度低
t
SP 4
1
2
50
10
尖峰脉冲宽度抑制
参见图3，高速模式的时序规范仅适用于AD5625RBRUZ -2 / AD5625RBRUZ - 2REEL7和AD5665RBRUZ -2 / AD5665RBRUZ - 2REEL7 。
C
B
是指在总线上的电容。
3
SDA和SCL定时的测量条件使能输入端的过滤器。切断输入滤波器提高了传输速率，但对EMC的负效应
该部分的行为。
4
输入在SCL和SDA输入滤波抑制噪声尖峰是小于50 ns的快速模式或小于10 ns的高速模式。
t
11
t
2
SCL
t
12
t
6
t
6
t
4
SDA
t
1
t
3
t
5
t
10
t
8
t
9
t
7
P
S
S
t
14
t
13
P
LDAC *
*异步LDAC更新模式。
图3. 2线串行接口时序图
版本C |第9页的36
06341-003
CLR
t
15
