AD5306/AD5316/AD5326
引脚配置和功能描述
LDAC
V
DD
V
OUT
A
V
OUT
B
V
OUT
C
V
REF
A
V
REF
B
V
REF
C
1
2
3
4
5
6
7
8
16
A1
15
A0
AD5306/
AD5316/
AD5326
顶视图
（不按比例）
14
SCL
13
SDA
12
GND
11
V
OUT
D
10
PD
9
V
REF
D
图3.引脚配置
表5.引脚功能描述
PIN号
1
助记符
LDAC
描述
低电平有效控制输入。传送输入寄存器的内容到它们各自的DAC寄存器。
脉冲这个引脚为低电平，允许任何或所有DAC寄存器进行更新，如果输入寄存器有新的数据。这
允许所有DAC输出同步更新。另外，该引脚可永久接为低电平。
电源输入。这些部件可以从2.5 V至5.5 V和电源去耦
与A10 μF电容并联一个0.1μF的电容到地。
来自DAC A的输出缓冲放大器的模拟输出电压轨至轨工作。
DAC B的缓冲模拟输出电压输出放大器具有轨对轨操作。
DAC C的缓冲模拟输出电压输出放大器具有轨对轨操作。
参考输入引脚DAC A.此引脚可以配置为缓冲或无缓冲输入视
在输入单词DAC A的BUF位的状态，具有输入范围从0.25 V到V
DD
在无缓冲
模式和从1至V
DD
在缓冲模式。
参考输入引脚DAC B.此引脚可以配置为缓冲或无缓冲输入视
在输入单词DAC B的BUF位的状态，具有输入范围从0.25 V到V
DD
在无缓冲
模式和从1至V
DD
在缓冲模式。
参考输入引脚DAC C.该引脚可配置为缓冲或无缓冲输入视
在输入单词DAC C的BUF位的状态，具有输入范围从0.25 V到V
DD
在无缓冲
模式和从1至V
DD
在缓冲模式。
参考输入引脚DAC D.此引脚可以配置为缓冲或无缓冲输入视
在输入单词D. DAC的BUF位的状态，具有输入范围从0.25 V到V
DD
在无缓冲
模式和从1至V
DD
在缓冲模式。
低电平有效控制输入。作为一个硬件关断选项。所有DAC进入掉电模式时，
该引脚接低电平。 DAC输出进入高阻抗状态。该部分的电流消耗
降至300 nA的（5 V， 90 nA的@ 3V） 。
DAC D的缓冲模拟输出电压输出放大器具有轨对轨操作。
接地参考点在零件上的所有电路。
串行数据线。这是用于与SCL线到时钟数据转换成16位输入移位寄存器。
它是一个应该被拉到电源与一个外部上拉电阻的双向漏极开路数据线。
串行时钟线。这是用在与SDA线，时钟数据转换成16位输入移位寄存器一起使用。
高达400 kbps的时钟速率可以在我被容纳
2
C兼容接口。
地址输入。设置的最低位的7位从机地址。
地址输入。设置7位从机地址的第二个LSB 。
2
3
4
5
6
V
DD
V
OUT
A
V
OUT
B
V
OUT
C
V
REF
A
7
V
REF
B
8
V
REF
C
9
V
REF
D
10
PD
11
12
13
14
15
16
V
OUT
D
GND
SDA
SCL
A0
A1
修订版F |第8页24
02066-003
