CYRF89235
SPI配置寄存器（ SPI_CFG ）设置主/从
功能，时钟速度和中断选择。 SPI控制
注册（ SPI_CR ）提供4个控制位和4个状态位
对于设备接口和同步。
该SPIM硬件具有用于驱动从选择不支持
（ SS_ ）信号。这个信号的行为和使用依赖
上的应用程序和的enCoRe V器件和，如果需要的话，必须
在固件中实现。
还有一个额外的数据输入在SPIS ，从选择（ SS_ ）
这是一个低电平有效信号。 SS_必须置为启用
该SPIS接收和发送。 SS_有两个高级别
功能：
■
■
■
■
■
■
中断或轮循CPU接口。
支持高达400 kHz的时钟频率。
7位或10位寻址（通过固件支持） 。
SMBus的操作（通过固件支持） 。
支持7位硬件地址比较。
灵活的数据缓冲机制。
一个"no总线stalling"操作模式。
低功耗总线监控模式。
在我的增强功能
2
I2C从增强的模块包括：
■
■
■
■
以允许对于给定的从站中的多站的选择
环境。
为TX数据在SPI模式下排队提供额外的时钟
0和1 。
I
2
I2C从
在我
2
I2C从增强的通信模块是
串行到并行处理器，设计界面的enCoRe V
设备到一个两线我
2
C串行通信总线。为了消除
需要过多的CPU干预和开销，块
我提供
2
为状态检测和生成C-具体支持
的成帧位。缺省情况下，我
2
I2C从增强型模块
固件与前代的I兼容
2
I2C从
功能。然而，该模块提供了新的功能，
可配置实现两个显著的灵活性
内部和外部接口。基本我
2
C的特征包括：
■
■
在我
2
C地块控制数据（ SDA）和时钟（ SCL ）的
外部I
2
通过直接连接至2 C接口
专用的GPIO引脚。当我
2
C被启用，这些GPIO引脚
不适用于一般用途。安可V CPU
通过我与块固件交互/ O寄存器读取和
写和固件同步通过实施
轮询和/或中断。
在默认的操作模式，这是固件兼容
我以前的版本
2
I2C从模块中，我
2
C总线处于停顿状态
对每一个接收到的地址或字节，并在CPU要求
因为我前需要读取的数据或提供数据
2
C总线
继续。然而，这我
2
I2C从增强模块提供
新的数据缓冲能力作为增强功能。在
EZI
2
缓冲模式中，我
2
I2C从接口显示为
32字节的RAM缓存到外部I
2
C中间。使用简单
预定义的协议中，主控制读写
指针到RAM 。当启用该方法中，从机
从来没有摊位的公交车。在这个协议中，数据在可用
的RAM （这是由CPU管理）是有效的。
从机，发射机，和接收机的操作。
字节处理，只需很少的CPU开销。
图5.我
2
框图
I2C加
SLAVE
I2C核心
SDA_IN
I2C基本
CON组fi guration
I2C_CFG
I2C_SCR
I2C_DR
缓冲模块
CPU端口
I2C_BUF
系统总线
至/从
GPIO
引脚
SCL_IN
SDA_OUT
SCL_OUT
I2C_EN
32字节的RAM
硬件地址CMP
I2C_ADDR
缓冲CTL
I2C_BP
系统时钟
待机
再加上特色
I2C_XCFG
I2C_XSTAT
I2C_CP
MCU_BP
MCU_CP
文件编号： 001-77748修订版* F
第45 6
