位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1418页 > CY8C3666AXI-036 > CY8C3666AXI-036 PDF资料 > CY8C3666AXI-036 PDF资料1第51页
的PSoC
3 ： CY8C36系列数据表
7.9数字滤波器模块
在CY8C36系列器件的某些设备具有专用
用于数字滤波的硬件加速器模块。该DFB有
专用乘法器和累加器，通过计算一个24位
24位乘法累加在一个总线时钟周期。这使得
直接型FIR滤波器的一个接近一个映射
中的一个的FIR抽头的每个时钟周期计算速率。该MCU
可以实现任何的该块所执行的功能，但
以较慢的速度，消耗的MCU带宽。
DFB的心脏是一个数据路径（DP） ，它是数字
DFB的计算单元。该DP是一个24位定点
数字处理器包含一个48位乘法累加
函数（MAC） ，一个多功能的ALU ，样品和系数
数据的RAM以及数据路由，移动性，保持和舍入
功能。
在MAC ，两个24位值可以相乘，结果
添加到48位的累加器在每个总线时钟周期。该
MAC地址是DP宽度大于24位的唯一部分。所有
来自MAC的结果被传递到ALU为24位值
表示高顺序在蓄能器24的位移
一（位46:23 ） 。陆委会假设后一个隐含的二进制点
最显著位。
送稿器还包含支持添加一个优化的ALU ，
减，比较，阈值，绝对值，静噪，
饱和度，以及其它功能。该DP单元由控制
7个控制领域的共18位来自DFB未来
控制器。欲了解更多信息，请参见TRM 。
在PSoC Creator中的界面提供了一个向导来实现FIR
和IIR数字滤波器系数低通滤波器，带通滤波器，高通滤波器，陷波
和任意形状的过滤器。 64对数据和系数都
存储。这使得一个64抽头的FIR滤波器或最多4个16抽头滤波器
无论是FIR或IIR配方。
图7-19 。 DFB应用框图（ PWR / GND未显示）
在典型的使用模型是用于将数据提供给DFB过
从另一个芯片上系统的数据源，例如系统总线
作为一个ADC 。该数据典型地通过主存储器或
是直接从通过DMA另一个芯片的资源转移。
DFB将处理该数据，并将结果传递给另一
在芯片上的资源，例如经由DMA一个DAC或主存储器
在系统总线上。
在DFB的或出去的数据移动通常是由控制
系统DMA控制器，但可以由MCU直接移动。
8.模拟子系统
模拟可编程系统创建应用程序特定的
标准和先进的模拟信号的组合
处理块。这些模块随后将互连，
彼此并还向设备上的任何管脚，提供了高
的设计灵活性和IP安全性级别。的特点
模拟子系统都在这里列出来提供的概述
功能和架构。
通过提供灵活，可配置的模拟路由架构
模拟全局，模拟复用器总线和模拟局部总线。
高分辨率Δ-Σ ADC。
多达4个8位DAC，能够提供电压或电流
输出。
四个比较器，可配置LUT可选的连接
输出。
多达四个可配置的开关电容/连续时间
（ SC / CT）的功能，包括运算放大器块，单位增益
缓冲器，可编程增益放大器，跨阻放大器，
和混频器。
最多四个运算放大器内部使用，连接的GPIO
可以用作高电流输出缓冲器。
CapSense子系统，用于实现电容式触摸感应。
产生一个精确的模拟电压参考精度
内部模拟模块。
BUSCLK
READ_DATA
WRITE_DATA
ADDR
系统
公共汽车
数据
来源
（ PHUB ）
数字
路由
数字滤波器
块
数据
DEST
（ PHUB ）
DMA
请求
DMA
CTRL
文件编号： 001-53413修订版* Q
第51页129
