CY8C24094 ， CY8C24794
CY8C24894 ， CY8C24994
17.附录：芯片勘误表用于PSoC
可编程系统级芯片 ， CY8C24x94系列
产品系列
本节介绍了勘误表用于PSoC
可编程系统级芯片， CY8C24x94系列。详细信息包括勘误的触发条件，
的影响，可用的解决方法，而硅片版本适用范围。
请联系您当地的赛普拉斯销售代表，如果您有任何疑问。
17.1零件编号受影响
产品型号
CY8C24x94
17.2 CY8C24x94系列勘误汇总
下表定义的勘误表适用于现有[产品名称]系列器件。一个"X"表明，勘误涉及
到所选择的设备。
记
勘误表项，在该表中，被超链接。点击任一项目进入跳转到其描述。
项
1. USB接口的DP线可脉冲低电平时， PSoC器件从休眠状态唤醒
引起异常的唤醒主计算机的。
2.无效的闪存读取可能会出现如果VDD电压拉至-0.5V刚接通电源前，
3. PMA变址寄存器不能自动递增与CPU_Clock设置为使用SYSCLK / 1 （ 24兆赫） 。
产品型号
CY8C24x94
CY8C24x94
CY8C24x94
1. USB接口的DP线可脉冲低电平时， PSoC器件从休眠状态唤醒造成意外唤醒
主机的。
■
问题定义
当设备工作在4.75 V至5.25 V和3.3 V稳压器使能，短低脉冲可在DP创建
在设备的唤醒信号线。 DP线路的15-20微秒低脉冲可以由主计算机被解释为一个deattach或
的唤醒的开始。
■
触发条件（S）
所使用的3.3 V稳压器的带隙基准电压在睡眠中因泄漏而降低。当器件唤醒，带隙
重新启用并且用于解决一个延迟之后， 3.3伏稳压器被启用。在某些设备上，用于产生3.3伏稳压器
将USB DP信号可以启用前的带隙完全稳定。这可能会导致在调节器输出和DP的低脉冲
信号线，直到带隙稳定。在应用中的Vdd为3.3V时，调节器不使用，因此，在DP低脉冲
也不会产生。
■
解决方法
为了防止脉冲低DP信号，保持睡眠时启用带隙。最有效的方法是设置无巴斯
在OSC_CR0寄存器位。无巴兹位保持隙供电，输出稳定的睡眠中。设置无巴兹位
结果在标称100 μA增加睡眠电流。离开睡眠过程中启用模拟参考块也可以解决此问题
因为它迫使带隙保持启用状态。用于禁用无巴兹位的例子列在下面。
装配
M8C_SetBank1
or
REG [ OSC_CR0 ] ， 0x20的
M8C_SetBank0
C
OSC_CR0 | = 0x20的;
文件编号： 38-12018牧师AG
第59页65
