位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第0页 > CY8C24223A_13 > CY8C24223A_13 PDF资料 > CY8C24223A_13 PDF资料1第3页
CY8C24223A ， CY8C24423A
的PSoC功能概述
PSoC系列由许多可编程的
系统级芯片，带有片上控制器的设备。这些设备
设计用于取代多个传统微控制器单元
（ MCU ）与一个低成本的单芯片为基础的系统组件
可编程器件。 PSoC器件还包括可配置
模拟和数字逻辑，以及可编程的块
互连。这种架构使得能够为用户
创建定制的外设配置匹配
每个应用程序的需求。此外，一个快速
中央处理单元（CPU ） ，闪存程序存储器， SRAM
数据存储器和可配置的I / O包含在一个范围内
方便的引脚和封装。
PSoC架构，如图中
逻辑框图
on
第1页，是由四个主要领域： PSoC核心，数字
系统，模拟系统和系统资源。可配置
全局总线允许所有器件资源结合成
一个完整的定制系统。每个CY8C24x23A PSoC器件
包括四个数字模块和六个模拟模块。根据
PSoC的封装，还包括多达24个的GPIO。该
GPIO提供了进入全球数字和模拟
互连。
数字系统
数字系统由四个数字PSoC模块。每
块是一个可以单独使用或组合的8位资源
与其它的块，以形成8-，16- ，24- ，以及32位的外围设备，
这是所谓的用户模块。
图1.数字系统框图
端口1
端口2
端口0
数字时钟
从核心
系统总线
为了模拟
系统
数字系统
数字模块阵列
连续输入
CON组fi guration
8
8
行0
DBB00
DBB01
DCB02
4
DCB03
4
8
8
行输出
CON组fi guration
PSoC核心
PSoC核心是支持丰富的功能的强大引擎
设置的。核心包括CPU，存储器，时钟，和配置
GPIO 。
该M8C CPU内核是一个功能强大的处理器，其主频为
24兆赫，提供每秒四百万条指令（MIPS ）
8位Harvard架构微处理器。 CPU使用的
中断控制器与多个向量，以简化编程
实时嵌入式事件。程序执行的定时和
使用附带的睡眠定时器和看门狗定时器保护
（ WDT ） 。
记忆包括4 KB的闪存用于程序存储和256
字节的SRAM用于数据存储。闪存程序存储器采用四
64字节块的保护级别，从而可以实现定制
软件知识产权保护。
PSoC器件集成了灵活的内部时钟发生器，
包括24 MHz内部主振荡器（IMO ）精确到
± 5％的温度和电压。低功耗32 kHz内部
低速振荡器（ILO）被设置为睡眠定时器和
WDT 。如果晶振精度有一定要求， 32.768 kHz外部
晶体振荡器（ECO）是可用的，用作实时时钟
（ RTC ），并可以选择生成一个水晶般精确的24 MHz的
系统时钟使用PLL 。时钟，连同
可编程时钟分频器（作为系统资源） ，提供
灵活地整合几乎任何时序要求进
PSoC器件。
的PSoC的GPIO提供连接到CPU ，数字和模拟
该设备的资源。每个引脚的驱动模式可以选择
从八个选项，允许在外部接口极大的灵活性
面对。每个引脚还具有生成系统的能力
中断。
GIE [7 ：0]的
GIO [7：0 ]
环球数码
互联
GOE [7 ：0]的
GOO [7 ：0]的
数字外设配置包括：
■
■
■
■
■
■
■
■
■
■
的PWM （ 8至32位）
的PWM带死区（ 8位到24位）的
计数器（ 8至32位）
定时器（ 8至32位）
全双工或半双工8位UART可选的奇偶校验
SPI主机和从机
I
2
C中间，奴隶，或者多主（在一个专门的实施
I
2
C地块）
循环冗余码校验器/发电机（ 16位）
红外数据协会（IrDA ）
PRS发生器（ 8至32位）
数字模块可以通过一个连接到任何GPIO
一系列的全局总线，可以将任何信号路由至任意引脚的。该
公交车也允许信号复用和执行逻辑
操作。这种可配置性释放你的设计从
限制一个固定的外设控制器。
中的行4中，其中的数字是数字模块
块由不同的PSoC器件系列。这允许最佳
选择系统资源的应用程序。家庭
资源显示在
表1
第5页。
文件编号： 001-52469修订版* H
第50 3
