位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第591页 > CY7C64315-16LKXCT > CY7C64315-16LKXCT PDF资料 > CY7C64315-16LKXCT PDF资料3第35页
CY7C6431x
CY7C6434x
CY7C6435x
附录：勘误文档进行的enCoRe V - CY7C643xx
本节介绍了勘误表的enCoRe V - CY7C643xx 。详细信息包括勘误的触发条件，影响范围，可
解决方法和硅修订的适用性。
请联系您当地的赛普拉斯销售代表，如果您有任何疑问。
CY7C643xx勘误汇总
下面的勘误表项适用于
CY7C643xx
数据表。
1. Latch-up特别易感的最大I / O吸入电流超过时
■
问题定义
P1 [3]中，P1 [6] ，和P1 [ 7 ]引脚易受闩锁时的I / O信宿电流超过每引脚25毫安这些引脚上。
■
受影响的参数
卢 - 闩锁电流。每针每JESD78A ，最大允许闭锁电流为100毫安。赛普拉斯的内部规范
为200mA闩锁电流限制。
■
触发条件
闭锁发生在满足以下两个条件：
答，违规的I / O外部连接到一个电压比输入/输出高态更高，使电流流入到销
这超出25 mA的电流。
B.一个端口1 I / O （ P1 [ 1 ] ， P1 [ 4]和P1 [5]分别）相邻的I / O连接到电压比我的低违规/ O
低状态。这将导致低于Vss的（信号下冲）信号和电流大于200 mA到流出
PIN码。
■
范围的影响
在这个项目中列出的触发条件超过了CY7C643xx数据表规定的最大额定值。
■
解决方法
添加一个串联电阻> 300
到P1 [3]中，P1 [6] ，和P1 [ 7 ]引脚，以限制电流到内闩锁限制。
■
修复状态
这个问题将在未来的新的芯片版本进行修正。
2.不符合USB 2.0规范的D +和D-上升/下降匹配时，电源电压低于3.3 V
■
问题定义
上升到USB D +和D-线路的下降速率匹配具有角的情况下在较低的电源电压，如那些在3.3V。
■
受影响的参数
上升到下降的USB数据线的速度匹配。
■
触发条件（S）
工作在该芯片的规格的低端VCC电源电压（下3.3V）可能引起上升的不匹配
到下跌幅度。
■
范围的影响
这种情况不影响USB通信，但会导致与USB线“上升/下降匹配的角落案件的问题
规范。信号完整性测试采用赛普拉斯开发工具包运行和优良的眼睛观察与供应
3.15电压V.
文件编号： 001-12394修订版* P
第35页40
