CY7C1470V25
CY7C1472V25
CY7C1474V25
开关特性
在整个工作范围
参数
[27, 28]
t
Power[29]
时钟
t
CYC
F
最大
t
CH
t
CL
输出时间
t
CO
t
OEV
t
DOH
t
CHZ
t
CLZ
t
EOHZ
t
EOLZ
建立时间
t
AS
t
DS
t
CENS
t
WES
t
ALS
t
CES
保持时间
t
AH
t
DH
t
CENH
t
WEH
t
ALH
t
CEH
地址保持CLK崛起后
数据输入保持CLK上升后
CEN保持CLK崛起后
WE ， BW
x
持有CLK崛起后
CLK上升后ADV / LD保持
芯片选择保持CLK崛起后
0.4
0.4
0.4
0.4
0.4
0.4
–
–
–
–
–
–
0.5
0.5
0.5
0.5
0.5
0.5
–
–
–
–
–
–
ns
ns
ns
ns
ns
ns
地址建立CLK兴起之前
数据输入建立CLK兴起之前
CEN建立CLK兴起之前
WE ， BW
x
建立CLK兴起之前
ADV / LD建立CLK兴起之前
片选建立
1.4
1.4
1.4
1.4
1.4
1.4
–
–
–
–
–
–
1.5
1.5
1.5
1.5
1.5
1.5
–
–
–
–
–
–
ns
ns
ns
ns
ns
ns
数据输出有效CLK上升后
OE低到输出有效
数据输出保持CLK上升后
时钟到高阻
[30, 31, 32]
时钟到低Z
[30, 31, 32]
OE高到输出高阻
[30, 31, 32]
OE低到输出低Z
[30, 31, 32]
–
–
1.3
–
1.3
–
0
3.0
3.0
–
3.0
–
3.0
–
–
–
1.5
–
1.5
–
0
3.4
3.4
–
3.4
–
3.4
–
ns
ns
ns
ns
ns
ns
ns
时钟周期时间
最大工作频率
时钟高
时钟低
5.0
–
2.0
2.0
–
200
–
–
6.0
–
2.2
2.2
–
167
–
–
ns
兆赫
ns
ns
描述
V
CC
（典型值）的第一访问读取或写入
-200
民
1
最大
–
民
1
-167
最大
–
单位
ms
笔记
27.定时基准是1.25 V时， V
DDQ
= 2.5 V.
在28所示的试验条件（一）
图4第26页
除非另有说明。
29.这部分有一个电压调节器内部;吨
动力
是权力需要时间来超过V提供
DD （最小）
首先，读出或写入操作之前可以启动。
30. t
CHZ
, t
CLZ
, t
EOLZ
和叔
EOHZ
用的（b）中所示的AC测试条件指定
图4第26页。
转变是从稳态电压测量± 200 mV的。
31.在任何给定的电压和温度，叔
EOHZ
小于吨
EOLZ
和T
CHZ
小于吨
CLZ
共享相同的数据时，以消除静态存储器之间的总线争用
总线。这些规范并不意味着一个总线争用条件，但反映出保证在最坏的情况下，用户的条件参数。装置被设计成实现
高Z相同的系统条件下，前低Z 。
32.这个参数进行采样，而不是100 ％测试。
文件编号： 38-05290牧师* R
第27页39
