位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第924页 > CY7C1441AV25-133BZXI > CY7C1441AV25-133BZXI PDF资料 > CY7C1441AV25-133BZXI PDF资料2第1页
CY7C1441AV25
CY7C1447AV25
36兆位（1μM × 512分之36 K＆times 72）
流通SRAM
36兆位（ 1米× 512分之36 K＆times 72 ）流通型SRAM
特点
■
■
■
■
■
功能说明
该
CY7C1441AV25/CY7C1447AV25
是
2.5 V,
1米×五百一十二分之三十六K＆times 72同步流通型的SRAM ，
与高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒（ 133 MHz的版本） 。 2位芯片计数器捕获
在一阵首地址，并自动递增地址
对于突发访问的其余部分。所有的同步输入门
通过用正边沿触发的时钟输入控制寄存器
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE
1
） ，深度拓展
芯片启用（ CE
2
和CE
3
） ，突发控制输入（ ADSC ，
ADSP和ADV ） ，写入启用（ BW
x
和BWE ）和全球
写（ GW ） 。异步输入包括输出使能
（ OE ）和ZZ引脚。
该CY7C1441AV25 / CY7C1447AV25允许使用交错
或线性脉冲串的序列，由MODE输入管脚选择。一
高选择一个交错突发序列和低选择
线性突发序列。突发的访问可以与启动
处理器地址选通（ ADSP ）或高速缓冲存储器控制器
地址选通（ ADSC ）的投入。地址是进步
由地址的进步（ ADV ）输入控制。
地址和芯片使注册在上升沿
时钟时，无论ADSP或ADSC有效。随后爆
地址可以被内部产生由ADV作为控制。
该CY7C1441AV25 / CY7C1447AV25从工作
+ 2.5V核电源，同时所有的输出可能会与供应工作
无论是+2.5 V或1.8 V电源。所有的输入和输出
JEDEC标准的JESD8-5兼容。
支持133 MHz的总线操作
1米×五百一十二分之三十六K＆times 72个通用I / O
2.5 V核心供电
2.5 V和1.8 V的I / O电源
快时钟到输出时间
6.5纳秒（ 133 MHz的版本）
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
CY7C1441AV25无铅165球FBGA封装。
CY7C1447AV25非无铅209球FBGA提供
封装。
为FBGA封装JTAG边界扫描
ZZ睡眠模式选项
■
■
■
■
■
■
■
■
选购指南
描述
最大访问时间
最大工作电流
最大的CMOS待机电流
133兆赫
6.5
270
120
单位
ns
mA
mA
赛普拉斯半导体公司
文件编号： 001-75380修订版* B
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2013年3月7日
