CY14MB064J1A/CY14MB064J2A
CY14ME064J1A/CY14ME064J2A
I
2
C
接口
I
2
C总线包括两行 - 串行时钟线（SCL）和串行
数据线（SDA）携带多个设备之间的信息
上车。我
2
C支持多主多从
配置。将数据从发送器到发送
接收机在SDA线，并与时钟SCL同步
由主机产生。
SCL和SDA线是开漏线，并拉起
到V
CC
采用电阻。上拉电阻的选择
系统取决于总线电容和预期的速度
的操作。主机产生时钟和所有数据
I / O将同步于该时钟传输。该
达CY14MX064J支持在SCL 3.4 MHz的时钟速度
线。
协议概述
该设备仅支持7位寻址方案。该
主设备产生一个起始条件来启动
通信随后通过广播从选择字节。
从选择字节由奴隶的7位地址
该船长打算与和R / W位进行沟通
表示读或写操作。所选择的奴隶
对此作出响应的确认（ACK ） 。奴隶后
被选择时，该通信的其余部分发生
主机和选择的从设备之间。另
在总线上的设备忽略SDA线上的信号，直到
STOP或检测到重复启动条件。该数据是
主机和选择的从设备之间传输
通过SDA引脚产生的SCL时钟同步
由主。
或写（0）的操作。所有信号都在发送
漏极开路SDA线，并与SCL时钟同步
线。数据上的I发送的每个字节
2
C总线是
承认由接收器通过控股的SDA线为低电平
第九个时钟脉冲。由主写的请求
其次是存储器地址和数据字节SDA线。
写操作可以在突发模式发送多个执行
字节的数据。自动内存地址递增
接收后/转递第九的下降沿每个字节
时钟周期。新的地址被锁存之前，为了
发送/接收的确认位。这使得下一个
将没有额外的寻址访问的顺序字节。上
到达最后一个内存位置，地址回滚到
为0x0000并且写入操作继续。从机响应的每个字节
用ACK在写操作期间由主站发送的。写
序列可以由主产生STOP终止
或重复启动条件。
读请求是在当前地址位置进行
（地址旁边进行读或写访问的最后一个位置）。该
存储器从设备通过发送响应于读取请求
在当前的地址位置，对主站的数据。随机
地址读出，也可以通过首先发送一个写完成
请求与读取的目的地址。主机必须
最后一个地址字节和问题后，立即中止了写
一个重复启动或停止信号，以防止任何写
操作。下面的读操作开始，从该地址。
主站确认由收据数据的一个字节的
持SDA引脚为低电平第九个时钟脉冲。在读
可以通过主终止发送无应答
（NACK）信号的最后一个数据字节后的SDA线。该
无应答信号使CY14MX064J释放
SDA线和主就可以产生一个STOP或
重复启动条件，启动新的操作。
I
2
C协议 - 数据传输
在我的每个交易
2
C协议开始与主
产生总线上的起始条件，其次是
7位从机地址和第八位（R / W）表示读（ 1 ）
采用串行（我图2.系统配置
2
C）的nvSRAM
VCC
R
PMIN
= (V
CC
- V
OL
最大值） /我
OL
R
P最高
= t
r
/ (0.8473) * C
b
SDA
微控制器
SCL
VCC
VCC
A0
A1
A2
SCL
SDA
WP
A0
A1
A2
SCL
SDA
WP
A0
A1
A2
SCL
SDA
WP
CY14MX064J
#0
CY14MX064J
#1
CY14MX064J
#7
文件编号： 001-70393修订版* I
第28 4
