数据表
固定频率LO
图18示出作为一个固定频率的LO在ADF4360-2
2.0 GHz的。低通滤波器使用的ADIsimPLL设计
为8MHz的信道间距和一个开环带宽
40千赫。该ADF4360-2的最大PFD频率为
8兆赫。因为使用较大的PFD频率允许使用一
小N时，带内相位噪声被减小到低至
可能的话， -99 dBc的/赫兹。在40kHz的带宽被选择为刚
大于该点处的开环相位噪声
VCO为-99 dBc的/赫兹，从而使尽可能最好的集成
噪声。典型均方根相位噪声（ 100 Hz至100 kHz）的本振
在此配置中是0.3° 。参考频率是从
16MHz的TCXO福克斯;由此，第2的R值被编程。
考虑到较高的PFD频率及其作用，对
频段选择逻辑，乐队选择时钟分频器使能。在这
情况下，为8的值被选择。一个非常简单的上拉电阻和直流
阻塞电容器完成RF输出级。
V
VCO
V
VDD
LOCK
检测
ADF4360-2
ADuC812的接口
图19显示了ADF4360家庭和之间的界面
在ADuC812的MicroConverter 。由于ADuC812的是基于
在8051的核心，这个接口可以与任何基于8051的使用
微控制器。该微转换器被设置为SPI主
与CPHA = 0。要启动操作， I / O端口模式
驱动LE为低电平。在ADF4360系列中的每个锁
需要一个24位字，这是通过写3实现
8位字节从微转换到设备。当
第三个字节被写入时， LE输入应拉高到
完成转移。
SCLOCK
MOSI
SCLK
SDATA
LE
CE
MUXOUT
（锁定检测）
ADuC812
I / O端口
ADF4360-x
10F
FOX
801BE-160
16MHz
6
21
2
23
20
图19. ADuC812的到ADF4360 - X接口
18.0nF
3.3nF
560
V
VCO
DV
DD
AV
DD
CE MUXOUT V
TUNE 7
14
C
N
CP
24
1nF的1nF的
16
REF
IN
51
17
18
19
CLK
数据
LE
C
C
R
SET
AGND
3
8
9
10
11
22
ADF4360-2
V
VCO
51
RF
OUT
A
4
DGND RF
OUT
B
5
15
SPI兼容串行总线
12
51
1nF
4.7k
13
100pF
上的I / ADuC812的O口线也用于控制功率
向下（ CE输入）和检测锁（ MUXOUT配置为锁
检测和端口输入轮询） 。当在操作
描述的方式中， ADuC812的最大SCLOCK速率
为4兆赫。这意味着它们的最大速率的
输出频率是可以改变的是166千赫。
CPGND
1
100pF
ADSP- 21XX接口
图20显示了ADF4360家庭和之间的界面
在ADSP- 21XX数字信号处理器。该ADF4360系列
需要一个24位串行字的每个锁存器的写入。最简单的方法
这个使用ADSP - 21XX系列是使用来完成
操作交替autobuffered发送模式
取景。这提供了一种方法，用于发送一个完整的块
串行数据之前产生一个中断。
SCLOCK
MOSI
图18.固定频率LO
接口
该ADF4360系列有一个简单的SPI？兼容串行
接口写入到设备。 CLK ， DATA和LE控制
数据传输。当LE变为高电平时， 24位，其
读入相应的寄存器在CLK的每个上升沿
被转移到相应的锁存器。参见图2为
时序图和表5的闩真值表。
允许的最大串行时钟频率为20 MHz 。这
意味着最大更新速率可能是833 kHz或
一个更新每1.2微秒。这当然是绰绰有余更多
对于具有典型的锁定时间的数百个系统
微秒。
04436-022
SCLK
SDATA
LE
CE
MUXOUT
（锁定检测）
ADSP-21xx
I / O端口
TFS
ADF4360-x
图20. ADSP- 21xx系列为ADF4360 - X接口
设置字长为8位，并使用三个内存
地点为每个24位字。要对每一24位锁存器，
储存8位字节，使autobuffered模式，并写入到
该DSP的发送寄存器。最后这一步操作将启动
自动缓冲传输。
版本C |第21页24
04436-024
04436-023
