AD7822/AD7825/AD7829
并行接口
的AD7822 / AD7825 / AD7829的并行接口是8
位宽。图26显示了示出了一个时序图
对AD7822的操作顺序/ AD7825 / AD7829的并行
界面。多路转换器的地址被锁存到AD7822 /
AD7825 / AD7829上RD输入的下降沿。在导通
片内采样和保持器进入保持模式上的下降沿
CONVST ，并且也开始在此时的转化率。当
转换完成后，转换线的端部（平）
脉冲低电平，表示新数据是在输出可用
注册AD7822 / AD7825 / AD7829的。在EOC脉冲保持
逻辑低为110毫微秒的最大时间。
t
2
CONVST
然而， EOC脉冲可通过上升沿复位高
的RD 。这EOC线可以被用来驱动一个边沿触发
中断微处理器。 CS和RD变低访问
8位转换结果。它可以配合CS永久
低，并且只使用RD来访问数据。在系统中的
部接口到门阵列或ASIC，该EOC脉冲可
施加到CS和RD输入到锁存数据从AD7822的/
AD7825 / AD7829和进入门阵列或专用集成电路。这意味着
该门阵列或ASIC不需要任何转换状态
识别逻辑，并且还消除了所要求的逻辑
门阵列或ASIC ，以产生读出信号为AD7822 /
AD7825/AD7829.
t
1
EOC
t
4
t
5
CS
t
6
RD
t
7
t
8
t
9
t
10
有效
数据
t
3
DB0到DB7
t
11
A0至A2
t
12
t
13
图26. AD7822 / AD7825 / AD7829的并行端口时序
版本C |第17页28
01321-027
NEXT
通道
地址
