位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1699页 > AD7730BRZ-REEL7 > AD7730BRZ-REEL7 PDF资料 > AD7730BRZ-REEL7 PDF资料2第7页
AD7730/AD7730L
输入斩波
的模拟输入的部分可以
砍伤。斩波模式，具有
交流励磁禁用，输入
斩波INTERNALTO的设备。 IN
斩波方式，在交流励磁
启用后，搓背假设
要执行外部零件
，无内置输入斩波
进行。在输入斩波可以
被禁用，如果需要的话。
SINC
3
滤波器
数字滤波的第一阶段
在零件上为sinc
3
滤波器。该
输出更新速率和带宽
这种过滤器可进行编程。 IN
SKIP模式下， SINC
3
滤波器是
ONLY滤波上执行的部分。
跳跃模式
在跳脉冲模式，没有第二
舞台上的滤波部分。 THE
SINC
3
过滤器是唯一的滤波
上执行的部分。
22抽头FIR滤波器
在正常工作模式下，
数字滤波程序第二阶段
在零件是固定的22抽头FIR
过滤器。跳脉冲模式下，该FIR滤波器
绕过。 WHEN FASTSTEP 模式为
使能， STEP输入
检测到，第二阶段滤波
执行通过过滤器
直到这个滤波器的输出
已完全解决。
见第29
见第26页
见第26页
参见第27页
SKIP
类似物
输入
CHOP
卜FF器
PGA +
Σ-Δ
调制器
SINC
3
滤波器
CHOP
22-TAP
FIR滤波器
产量
缩放
数字
产量
FASTStep
滤波器
卜FF器
对输入信号进行缓冲
ON- CHIP应用于前
的采样电容
Σ-Δ调制器。这
隔离采样电容
充电电流从
模拟输入引脚。
输出比例
输出字从数字
FILTER缩放由校准
系数被提供之前
作为转换结果。
PGA + Σ-Δ调制
可编程增益能力的
部分被合并
周围Σ-Δ调制器。
的调制器提供一个高
频率1位数据流
数字滤波器。
输出斩波
第一阶段的输出
过滤零件上的CAN
被砍伤。在斩波方式，
不管交流
激励启用或禁用，
的输出斩波
进行。可以将砧板
被禁用，如果需要的话。
见第29
FASTSTEP FILTER
WHEN FASTSTEP模式已启用
与阶跃变化的输入
被检测到，第二
STAGE滤波执行通过
FASTSTEP网，直到杉
过滤器已经完全解决。
见第26页
参见第24页
见第26页
见第29
图3.信号处理链
引脚配置
SCLK
MCLK IN
MCLK OUT
POL
SYNC
RESET
V
BIAS
AGND
AV
DD
1
2
3
4
5
6
7
8
9
24 DGND
23 DV
DD
22 DIN
21 DOUT
19
CS
顶视图
（不按比例） 18
待机
17
ACX
16 ACX
15 REF IN （ - ）
14 REF IN （ + ）
13 AIN2 （ - ） / D0
AD7730
20
RDY
AIN1 （ + ） 10
AIN1 （ - ） 11
AIN2 （+）/ D 1 12
引脚功能描述
针
号
1
助记符
SCLK
功能
串行时钟。施密特触发器逻辑输入。外部串行时钟被施加到该输入传输串行
数据或从AD7730 。该串行时钟可以在一个反面传输的所有数据的连续时钟
脉冲连续的火车。或者，它可以是与所发送的信息非连续时钟
向或从数据的小批量的AD7730 。
主时钟信号的设备。这可以在一个晶体/谐振器或外部时钟的形式来提供。一
晶体/谐振器可以在整个MCLK IN和MCLK OUT引脚连接。另外，在MCLK IN引脚
可以驱动一个CMOS兼容的时钟和MCLK OUT悬空。指定的AD7730是
用4.9152 MHz的时钟输入频率而AD7730L被指定为一个时钟输入频率
2.4576兆赫。
–7–
2
MCLK IN
版本B
