位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第802页 > AD7730LBR-REEL7 > AD7730LBR-REEL7 PDF资料 > AD7730LBR-REEL7 PDF资料2第33页
AD7730/AD7730L
MCLK IN
C1
晶体或
陶瓷的
谐振器
MCLK OUT
复位输入
AD7730
C2
图17.晶体/谐振器连接
片上振荡器电路还具有启动时间有关
与它之前就已经获得了正确的频率和正确的
电压电平。典型的启动时间为电路为6毫秒，
与DV
DD
+5 V和8毫秒用DV
DD
+3 V.
在AD7730的主时钟出现的MCLK OUT引脚
该设备。该引脚上的最大推荐负载为1
CMOS负载。当使用晶体或陶瓷谐振器gen-
中心提供全方位的AD7730的时钟，它可能期望然后使用此
时钟作为时钟源系统。在这种情况下，它是中建议
谁料，该MCLK OUT信号缓冲带CMOS
被施加到电路的其余部分之前缓冲。
系统同步
该
RESET
输入的AD7730复位所有逻辑，数字
滤波器和模拟调制器，而所有片内寄存器
重置为默认状态。
RDY
被驱动为高并且AD7730
忽略所有的通信到其任意的寄存器，而
RESET
输入是低的。当
RESET
输入返回高，
AD7730开始处理数据，
RDY
返回后低
过滤器已经解决表示在数据中的有效的新字
注册。然而， AD7730工作在其默认设置
后一个条件
RESET
而且通常必须设置所有
登记和开展后的校准
RESET
命令。
在AD7730的片内振荡器电路仍继续工作
即使当
RESET
输入是低的。主时钟信号
仍然是可用的MCLK OUT引脚。因此，在
其中，系统时钟是由AD7730的提供的应用程序
时钟时， AD7730产生不间断的主时钟
中
RESET
命令。
待机模式
该
SYNC
输入允许用户复位调制器和
在不影响任何的设置条件的数字滤波器
的一部分。这允许用户将开始收集后，分析的样品
从一个已知的时间点登录输入，即，上升沿
同步。
如果多个AD7730s是从一个共同的主时钟工作，
它们可以被同步，以更新其输出寄存器simul-
taneously 。在下降沿
SYNC
复位输入数字
滤波器和模拟调制器，并将AD7730成为一个反面
sistent ，已知状态。而
SYNC
输入为低时， AD7730
将被保持在这个状态。上的上升沿
SYNC ，
调制器和滤波器采取的复位状态出来的
下一个时钟边沿的部分再次开始采集输入样本。
在一个系统中使用多个AD7730s ，一个公用信号给其
SYNC
输入将同步它们的操作。这将去甲
马利完成后，每个AD7730已经完成了自己的卡利
bration或已装载到它的校准系数。该
输出更新将被以最大同步
个体的输出更新之间可能的差异
AD7730s是1 MCLK循环。
单次转换
该
待机
输入的AD7730允许用户放置
时，程不需要部分在掉电模式
韦迪转换结果。该部分也可以放置在其
待机模式通过写入0，1， 1至MD2，MD1 ， MD0位
的模式寄存器。在AD7730保留所有的内容了
片内寄存器（包括数据寄存器），而在待机状态
模式。数据仍可从部分待机模式读取。
状态寄存器的STBY位指示部分
处于待机状态或正常操作模式。当
待机
引脚被拉高，部分返回到操作系统，因为它已经
前
待机
引脚变为低电平。
该
待机
输入（或0 ，1，1 ，在MD2，MD1 ， MD0位）
不影响数字接口。它，然而，设置
RDY
位和引脚为高电平，还设置
STDY
有点高。当
待机
再次变为高电平时，
RDY
和
STDY
保持高电平，直到
设置为低电平转换或校准。
放置部件在待机状态下，减少了总的电流，以
10
μA
典型当零件从外部主机操作
时钟提供了这个主时钟停止。如果外部时钟
继续在待机模式下运行，待机电流增加
400
μA
典型的。如果晶体或陶瓷谐振器被用作
时钟源，则在待机模式下的总电流是400
μA
典型的。这是因为，内部振荡器电路继续
当部件处于其待机模式下运行。这是重要
其中，系统时钟是由AD7730的提供的应用程序
时钟，从而使AD7730产生不间断的主
时钟即使当它处于其待机模式。
数字输出
该
SYNC
输入，也可以用作启动转换命令
从而允许的AD7730以传统转换器进行操作
时尚。在这种模式下，上升的边缘
SYNC
启动转换
和下降沿
RDY
指示何时转换的COM
完整的。该方案的缺点在于，所述沉降时间
该过滤器的，必须考虑到对每个数据寄存器
更新。
写0 ， 1 ， 0模式寄存器的MD2 ， MD1 ， MD0位
器具有相同的效果。这将启动对单次转换
AD7730的一部分返回在年底空闲模式
转换。再次，该过滤器的整个建立时间要
经过之前的数据寄存器被更新。
该AD7730有两个数字输出引脚， D0和D1 。当
模式寄存器DEN位被设置为1 ，这些数字输出
假设位D0和模式寄存器D1的逻辑状态。
它给出两个数字端口引脚可以是用户接入
编程在AD7730的标准串行接口。
两个输出获得AV的电源电压
DD
,
因此，即使输出的情况下进行操作，以5 V水平
DV
DD
= +3 V.
版本B
–33–
