位置：首页 > IC型号导航 > 首字符Q型号页 > 首字符Q的型号第84页 > QG80331M500SL9BE > QG80331M500SL9BE PDF资料 > QG80331M500SL9BE PDF资料1第57页
英特尔
80331 I / O处理器
技术指标说明
22.
问题：
AAU的结果可被直接写入到PCI主存储器
该应用加速器单元（ AAU ）可以写结果不仅受到本地内存的同时也给
通过ATU PCI总线主机内存。
这个特征可以应用于降级的RAID - 5读取，其中所述AAU的结果被重构的
数据的主机I / O读。在AAU可以写其结果PCI ;因此，退化读异
结果可以直接被写入到主机存储器。这省去了一个DMA操作，以
结果从本地存储器传输通过PCI到主机内存。
节省了RAID应用包括如下：
注意：
状态：
没有的DMA描述符需要生成。
没有DMA中断需要服务。
内存和内部总线的带宽被保存（由AAU结果写入和读取DMA ） 。
读取I / O服务快（省去DMA操作的等待时间） 。
从PCI是AAU源读取
不
支持;只有本地存储器可以用于此目的。
没有修复。见
表9页上的“更改汇总表” 。
23.
问题：
电源排序期间PWRDELAY功能
当3.3 V电压轨上电和1.5 V电压轨断电时， PWRDELAY输入信号
驱逐至1.5 V电压轨上电。这用传统的理解，如果仍然是很重要的
电源故障电路，因为它可能会导致其他电路无法正常运行。正确的用法
的PWRDELAY在规范改变11描述（ “ PWRDELAY只需要一个上拉为
电池后备模式“ ） ，其中建议PWRDELAY从所有电路分离
绑在1.5 K吸电阻。
没有修复。见
表9页上的“更改汇总表” 。
状态：
24.
问题：
PBI锁定状态
当其核心是在紧密循环写入到PBI总线，而DMA正在做一个大的块
传输（例如，从SRAM中，位于第PBI ，与DDR存储器）时，DMA可被锁定
从访问PBI和交易将永远不会完成。
如果出现这种情况，使用这些解决方法之一：
1.改变MTTR1从98H （默认）为较低的值（如01H） 。较低的值允许
的DMA （或ATU其也可以掌握一种交易的聚苯并咪唑） ，以获得对PBI ，因为
的BIU ，给出了背到背BIU内部总线事务短的访问。
2.添加沿着与芯的写入读出的芯，使其停转，并防止它饿了
DMA 。
3.添加NOP指令或伪指令，以确保循环跨越两个以上的高速缓存行。
4.修改循环，这样写是不是在每次迭代中完成的。
状态：
没有修复。见
表9页上的“更改汇总表” 。
25.
问题：
交错的描述与D- 0 AAU
在P + Q的能力在所述AAU的全局（ ACR.3 ）运行，而不是在一个描述符描述符由
的基础。
规范更新
57
