位置：首页 > IC型号导航 > 首字符Q型号页 > 首字符Q的型号第84页 > QG80331M500SL9BE > QG80331M500SL9BE PDF资料 > QG80331M500SL9BE PDF资料1第15页
英特尔
80331 I / O处理器
变化汇总表
技术指标说明
步进
号
A-1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
B-0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
C-X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
D-0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
D-1
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
51
51
51
51
51
52
52
52
52
53
53
53
54
55
55
55
55
56
56
56
56
57
57
57
57
58
58
58
58
59
59
59
60
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
没有修复
固定
64 MB到2 GB容量DDR333不要在后硅片进行测试
验证
不支持DDR -II 400无缓冲的DIMM
在80331没有桥模式中断的行为
存储器映射2 GB的DDR内存
背靠背MCU读取MMR
对于外设总线接口写的要求
在PCI模式下的PCI -X状态寄存器
M_RST ＃驱动DDR- II或DDR -I电压等级
BIU主中止导致两个中断在读。
复位内部总线（ PCSR.5 ）的用法
无桥接模式（ BRG_EN ）验证
潜在的竞争条件与中断控制器单元的状态位
总线接口单元遵循PCI排序规则
UART ，我
2
C和GPIO内存映射寄存器应
32位寻址访问
闪存等待状态
UART中断识别寄存器
读取16位PBI总线操作为32位
嵌入式设计使用模型 - 二级PCI总线只
3.3 V至1.5 V的泄漏
访问在“无桥”，“保留”的寄存器模式
电源平面隔离备用电池（ BBU ）模式
AAU的结果可被直接写入到PCI主存储器
电源排序期间PWRDELAY功能
PBI锁定状态
交错的描述与D- 0 AAU
RCVDLY设置为DDR -I内存
ATUBAR3功能
VREF隔离备用电池（ BBU ）模式
I2C单位启用
DMA交易，从本地内存以传统的PCI目标
能完成失灵
与银行1未组装SBR1编程
32位写入未对齐的64位地址都提升到64位
不结盟写操作
外壳温度澄清。
页面
状态
技术指标说明
规范更新
15
