位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第403页 > LPC4310FET100 > LPC4310FET100 PDF资料 > LPC4310FET100 PDF资料2第121页
恩智浦半导体
LPC4350/30/20/10
32位ARM Cortex - M4 / M0微控制器
EMC_CLKn
延迟> 0
EMC_CLKn延时T
d
;可编程CLKn_DELAY
EMC_CLKn
延迟= 0
T
CY （ CLK ）
t
D（ XV）
- t
d
EMC_DYCSn ，
EMC_RAS ，
EMC_CAS ，
EMC_WE ，
EMC_CKEOUTn ，
EMC_A [22 ：0] ，
EMC_DQMOUTn
t
D（ XV）
t
H（ X）
- t
d
t
H（ X）
t
D（ QV ）
- t
d
t
D（ QV ）
t
H（ Q）
- t
d
t
H（ Q）
EMC_D [31 ：0]的
写
t
SU（ D）
EMC_D [31 ：0]的
读取;延迟> 0
t
H（ D）
t
SU（ D）
EMC_D [31 ：0]的
读取;延迟= 0
t
H（ D）
002aag703
用于可编程EMC_CLK [3：0 ]的时钟延迟CLKn_DELAY ，见
表27
.
备注：
对SDRAM的操作中，在EMCDELAYCLK设置CLK0_DELAY = CLK1_DELAY = CLK2_DELAY = CLK3_DELAY
注册。
图37. SDRAM时序
LPC4350_30_20_10
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2013年保留所有权利。
产品数据表
第4版 - 2013年3月26日
153 121
