位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1376页 > AD5429YRU-REEL7 > AD5429YRU-REEL7 PDF资料 > AD5429YRU-REEL7 PDF资料1第21页
AD5429/AD5439/AD5449
同步功能
SYNC为充当一个框架边缘触发输入synchron-
化信号和芯片使能。数据可以被转移到
装置只有当SYNC为低电平。启动该串行数据传送，
SYNC应采取较低，观测的最低SYNC
下降到SCLK下降沿建立时间，T
4
.
来自每个设备的输入移位寄存器传送到
寻址的DAC 。当控制位= 0000 ，该装置是在无
操作模式。这可能是在菊花链有用的应用
系统蒸发散，在其中用户不希望改变的设置
在链中特定的DAC 。写0000的控制位
该DAC和下面的数据位被忽略。
菊花链模式
菊花链模式是默认的上电模式。要禁用
菊花链功能，写1001的控制字。在菊花
链模式下， SCLK内部门被禁用。在SCLK
被连续地施加到输入移位寄存器，当SYNC为
低。如果超过16个时钟脉冲被施加时，数据涟漪
出的移位寄存器的，并出现在SDO线。此数据
同步输出在SCLK的上升沿（这是默认情况下，使用
控制字来改变主动边缘），是有效的
的下降沿（默认）的下一个设备。通过连接这条线
到下一个设备上的输入SDIN链中，一个多设备
接口构成。对于系统中的每个装置中， 16个时钟
脉冲是必需的。因此，时钟周期的总数目
必须等于16，其中
N
是在设备的总数
链。参见图3 。
当串行传输的所有设备完成后，应同步
采取高。这可以防止更多的数据被计时
到输入移位寄存器。一阵时钟包含精确
时钟周期的数目可以使用和SYNC取高一些
时间之后。后SYNC的上升沿，数据被自动
表11. DAC控制位
C3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
DB15 （MSB）
1
1
0
1
SDO2 SDO1
DSY HCLR SCLK
独立模式
电源接通后，写入1001的控制字来禁用菊花
链模式。 SYNC的第一个下降沿重置计数器，
计数的串行时钟的数目，以确保正确的
的比特数被移位和输出的串行移位寄存器。
在16位的写周期同步边缘导致器件
中止当前的写周期。
在第16个SCLK脉冲的下降沿后，数据是automat-
从所述输入移位寄存器到DAC ically传送。在
为了让其他串行传输发生时，计数器必须
由SYNC的下降沿复位。
LDAC功能
在LDAC功能允许异步或同步
更新DAC输出。该DAC的异步
当此信号变为低电平更新。可选地，如果这条线是
持有永久低，自动或同步更新
模式被选择，从而使DAC的更新在第16个时钟
下降沿时，该设备是在独立模式下，或在
SYNC上升边缘在菊花链模式下。
C0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
DAC
A和B
A
A
A
B
B
B
A和B
A和B
-
-
-
-
-
-
-
功能实现
无操作（开机默认）
加载和更新
启动回读
加载输入寄存器
加载和更新
启动回读
加载输入寄存器
更新DAC输出
负载输入寄存器
菊花链禁用
时钟数据在上升沿移位寄存器
清除DAC输出至零
清除DAC输出至中间电平
控制字
版权所有
无操作
DB0 （ LSB ）
04464-0-016
X
X
X
X
X
X
X
控制位
图46.控制寄存器加载序列
第0版|第21页32
