位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第420页 > E28F004B5T80 > E28F004B5T80 PDF资料 > E28F004B5T80 PDF资料2第14页
28F200B5 ， 28F004 / 400B5 ， 28F800B5
3.1.2
输出禁用
用OE ＃为逻辑高电平（V
IH
） ，该装置
输出被禁止。输出引脚（如果可用
该设备） DQ
0
-DQ
15
被放置在一个高
阻抗状态。
3.1.3
待机
操作被恢复。崔重置读取阵列
模式，和状态寄存器被置为80H。这
情况如图14A所示。
如果RP ＃被拉低的时间t
PLPH
在节目
或擦除操作，该操作将被中止
并在中止的位置存储内容
（为一个程序）或块（擦除）不再
有效的，因为数据可能会被部分地擦除或
写的。中止过程经历了
以下序列：当RP ＃变低时，
设备关闭运行中的进步，
过程需要时间t
PLRH
来完成。后
这个时间t
PLRH
，该部分将复位阅读
阵列模式（如果RP ＃已经吨时高了
PLRH
,
图14B）或进入深度掉电模式（如果
RP ＃依然吨后，逻辑低电平
PLRH
地，图14C）。在
这两种情况下，从流产后回国
操作时，相关时间t
PHQV
或T
PHWL
/t
PHEL
前一个读或写操作是必须等待
发起的，如前面的段落中讨论。
然而，在这种情况下，这些延迟被引用
到吨的端
PLRH
而不是当RP ＃变高。
与任何自动化设备，重要的是要
断言RP ＃在系统复位。当系统
来自复位后，处理器预计从阅读
闪速存储器。自动化的快闪记忆体
提供状态信息中读出时
程序或块擦除操作。如果CPU复位
发生在没有闪存复位，适当的CPU
初始化可能不会发生，因为闪光灯
内存可提供状态信息
而不是阵列的数据。英特尔
Flash存储器，可以
合适的CPU初始化在系统复位后
通过使用反相＃输入的。在本申请中，
RP ＃由相同RESET＃信号控制该
复位系统的CPU。
3.1.6
写
E
通过将CE＃到逻辑取消选择器件
高电平（V
IH
）将器件置于待机模式
这大大降低了设备功耗
消费。在待机状态下，输出DQ
0
-DQ
15
是
置于高阻抗状态，独立的
OE ＃ 。如果在编程或擦除取消
操作时，设备会继续运作，并
消耗有功功率，直到操作
完成。
3.1.4
字/字节CON组fi guration
16位器件可针对一个配置
通过设定字节＃引脚8位或16位总线宽度
之前开机。这并不适用于8位
只有E28F004B5 。
当字节＃被设置为逻辑低电平时，字节宽
模式被使能，其中，数据被读出并
在DQ编程
0
-DQ
7
和DQ
15
/A
–1
变
这间解码的最低阶地址
上部和下部字节。 DQ
8
-DQ
14
处于三态
在字节宽度的模式。
当BYTE ＃为逻辑高，字宽模式
已启用，并且数据读取和编程上
DQ
0
-DQ
15
.
3.1.5
深度掉电/ RESET
RP ＃在V
IL
启动深度掉电模式下，
也被称为复位模式。
从读模式， RP ＃变低的时间t
PLPH
取消选择内存，并将输出驱动器的
高阻抗状态，并熄灭所有的内部
电路。从掉电，时间t后的回报
PHQV
需要到初始内存访问输出
是有效的。延迟（T
PHWL
或T
PHEL
）后，需要
从掉电恢复之前写可
发起。此唤醒间隔后，正常
崔不占用内存寻址
位置。相反，命令被写入到
崔采用标准的微处理器写时序
当WE＃和CE ＃为低， OE ＃ = V
IH
和
正确的地址和数据（命令）给出。
为一个命令的地址和数据被锁存
在WE ＃或CE ＃的上升沿，无论去
高一。图16示出了写操作。
14
初步
