位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第116页 > ADV7182WBCPZ > ADV7182WBCPZ PDF资料 > ADV7182WBCPZ PDF资料1第94页
ADV7182
PCB布局建议
该
ADV7182
是一种高精度，高转速，混合信号器件。
实现从零件的最大性能，它是
重要的是要有一个精心布置的PCB 。下面是一个引导
使用该设计板
ADV7182.
数据表
VREFN和VREFP
将与theVREFN和VREFP引脚相关的电路
尽可能与在PCB的同一侧
ADV7182.
模拟接口输入
布线在PCB上的投入时要小心。明了
长度到最低限度，并使用75 Ω的阻抗跟踪时
可能的，因为微量的阻抗大于75 Ω其他增加
几率反射。
数字输出（数据和时钟）
尽量减少走线长度的数字输出有
驾驶。长走线有较高的电容，需要更多的
电流，并反过来，导致更多的内部数字噪声。短
痕迹减少反射的可能性。
增加一个30 Ω 50 Ω串联电阻可以抑制反射，
降低EMI ，并降低内部的电流尖峰
ADV7182.
如果串联电阻器的使用，将它们放置在尽可能靠近的
ADV7182
销。不过，尽量不要过孔或额外的长度增加
输出跟踪放置电阻接近。
如果可能的话，限制电容，每个数字输出的
驱动至小于15 pF的。这可以很容易地通过以下方式实现
维持走线短，并通过连接的输出只有一个
装置。加载过多的电容增大输出
内部的电流瞬变
ADV7182,
创造更多的数字
噪声其电源。
该
ADV7182
对的底部有一个暴露的金属焊盘
该程序包。该焊盘必须焊接到PCB地为
适当的散热和噪声和机械强度
好处。
电源去耦
建议在每个电源引脚进行去耦
0.1 μF和10 nF的电容。其基本思想是将
内的各功率的约0.5cm有一个去耦电容
引脚。另外，避免将电容器在对面
从印刷电路板的侧
ADV7182
因为这样做器插入
感性的通孔中的路径。找到了去耦电容
间的电源平面和电源引脚。流电流
电源面到电容器，然后到电源引脚。办
不适用的电容器和之间的电源连接
电源引脚。通过下面的100 nF的电容焊盘放置，
下至电源平面，是最好的方法（参见图48 ） 。
供应
10nF
地
100nF
威盛GND
11001-049
威盛提供
数字输入
在数字输入
ADV7182
设计有工作
1.8 V至3.3 V信号，并且不容忍5 V信号。额外
所需部件如5伏的逻辑信号都必须
施加到解码器。
图48.推荐的电源去耦
它维持低噪声和良好的尤为重要
PVDD的稳定性。请特别注意调节，过滤，
和去耦。这是非常需要提供单独的调节
耗材为每个模拟电路组（ AVDD ， DVDD的，
DVDDIO和PVDD ） 。
一些图形控制器使用基本不同的水平
功率有源时（在活动画面的时间），并在空闲时
（在水平和垂直同步周期） 。这可以导致
在电压可测量的变化提供给模拟供应
调节器，其可以依次产生变化的调节
模拟电源电压。这可以通过调节来减轻
模拟电源，或至少P
VDD
从一个不同的，更清洁的电力
源，例如，从一个12伏电源。
使用单一的接地面为整个板也
推荐使用。
经验一再表明，噪声性能
相同的或具有单一地平面更好。使用多个
地平面可能是有害的，因为每个单独的接地
面较小，且长接地回路可导致。
版本A |页94 96
