位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第116页 > ADV7182WBCPZ > ADV7182WBCPZ PDF资料 > ADV7182WBCPZ PDF资料1第10页
ADV7182
引脚配置和功能描述
有限责任公司
PWRDWN
HS
VS / FIELD / SFL
SCLK
SDATA
ALSB
RESET
数据表
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
DGND
DVDDIO
DVDD
DGND
P7
P6
P5
P4
1
2
3
4
5
6
7
8
ADV7182
顶视图
（不按比例）
INTRQ
A
IN
4
A
IN
3
AVDD
VREFN
VREFP
A
IN
2
A
IN
1
P3
P2
P1
P0
DVDD
XTALp
XTALN
PVDD
9
10
11
12
13
14
15
16
笔记
1.裸露焊盘必须连接到DGND 。
图4.引脚配置
表8.引脚功能描述
PIN号
1, 4
2
3, 13
5至12
14
助记符
DGND
DVDDIO
DVDD
P7至P0
XTALp
TYPE
G
P
P
O
O
描述
地面数字电源。
数字I / O电源电压（ 1.8 V至3.3 V ） 。
数字电源电压（ 1.8 V） 。
视频像素输出端口。
该引脚应连接到28.6363 MHz晶体或如果一个外部连接不
1.8 V ， 28.6363 MHz时钟振荡器源用于时钟
ADV7182.
在晶振模式下，
晶体必须是一个根本性的结晶。
输入引脚为28.6363 MHz的晶振。该引脚可通过一个外部1.8 V过驱动，
28.6363 MHz时钟振荡器源。在晶振模式下，晶体必须是一个根本性的结晶。
PLL电源电压（ 1.8 V） 。
模拟视频输入通道。
内部参考电压输出。
内部参考电压输出。
模拟电源电压（ 1.8 V） 。
中断请求输出。当在输入视频中检测到某些信号中断出现。
系统复位输入。低电平有效。 5ms的最小低电平复位脉冲宽度要求
重置
ADV7182
电路。
该引脚选择了我
2
C类地址为
ADV7182.
对于ALSB设置为逻辑0 ，地址
选择一个写操作的0x40 ;对于ALSB设置为逻辑1 ，选择的地址是的0x42 。
I
2
端口C串行数据输入/输出引脚。
I
2
端口C串行时钟输入。最大时钟频率为400千赫。
垂直同步信号输出/场同步信号输出/副载波
频率锁定。该引脚包含可用于锁定的副载波的串行输出流
频率时，这个解码器被连接到任何Analog Devices公司的数字视频编码器。
水平同步输出信号。
该引脚上的逻辑低电平时，
ADV7182
在掉电模式。
行锁定输出时钟的输出像素数据。标称27兆赫但变化向上或向下
根据视频线长度。
裸露焊盘必须连接到DGND 。
15
16
17, 18, 22, 23
19
20
21
24
25
26
27
28
29
XTALN
PVDD
A
IN
1至A
IN
4
VREFP
VREFN
AVDD
INTRQ
RESET
ALSB
SDATA
SCLK
VS / FIELD / SFL
I
P
I
O
O
P
O
I
I
I / O
I
O
30
31
32
HS
PWRDWN
有限责任公司
EPAD （EP）的
O
I
O
版本A |第10页96
11001-006
