位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1424页 > ADAU1977WBCPZ > ADAU1977WBCPZ PDF资料 > ADAU1977WBCPZ PDF资料1第7页
数据表
时序特定网络阳离子
表6 。
参数
输入主时钟（ MCLK ）
占空比
f
MCLK
RESET
复位脉冲
PLL
锁定时间
I
2
端口C
f
SCL
t
SCLH
t
SCLL
t
SCS
t
SCH
t
DS
t
DH
t
SCR
t
SCF
t
SDR
t
SDF
t
BFT
t
SUSTO
SPI端口
t
CCPH
t
CCPL
f
CCLK
t
CDS
t
鼎晖
t
CLS
t
CLH
t
CLPH
t
COE
t
鳕鱼
t
COTS
ADC的串行端口
t
ABH
t
ABL
t
ALS
t
ALH
t
ABDD
在极限
民
最大
40
60
请参阅表10
15
10
400
0.6
1.3
0.6
0.6
100
0
300
300
300
300
1.3
0.6
35
35
10
10
10
10
40
10
30
30
30
10
10
10
5
18
单位
%
兆赫
ns
ms
千赫
s
s
s
s
ns
ns
ns
ns
ns
s
s
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
MCLKIN占空比; MCLKIN 256 ×F
S
, 384 × f
S
, 512 × f
S
和768 ×F
S
MCLKIN频率， PLL的MCLK模式
RST低
ADAU1977
SCL频率
SCL高电平
SCL低
建立时间;与重复启动条件
保持时间;这一段时间后，就会产生第一个时钟脉冲
数据建立时间
数据保持时间
SCL上升时间
SCL下降时间
SDA上升时间
SDA下降时间
总线空闲时间;停止和启动之间的时间
停止条件建立时间
CCLK高
CCLK低
CCLK频率
CIN安装到CCLK上升
从CCLK CIN保持上升
CLATCH安装到CCLK上升
从CCLK CLATCH保持上升
CLATCH高
从COUT CLATCH能下降
从CCLK下降COUT延迟
从CLATCH COUT三态上升
BCLK高，从模式
BCLK低，从模式
LRCLK设置到BCLK上升，从模式
从BCLK LRCLK保持上升，从模式
从BCLK下降SDATAOUTx延迟
版本A |第64个7
