数据表
测试电路
输入/输出端接建议
AD9508
CLK
100
CLK
AD9508
0.1F
下游
设备
高
阻抗
输入
国内
直流偏置
AD9508
HSTL或
LVDS
CLK
CLK
11161-132
100
0.1F
100
AD9508
图34.典型的交流耦合或直流耦合LVDS或HSTL配置
图38.交流耦合LVDS或HSTL输出驱动器（ 100 Ω电阻可以去
对去耦电容的两边放置在尽可能靠近的
目的地接收器）
V
CC
Z
0
= 50
CLK
AD9508
CLK
V
CC
AD9508
HSTL或
LVDS
单端
（没有加上）
Z
0
= 50
100
LVDS或1.8V HSTL
高阻抗
迪FF erential
接收器
11161-137
CLK
CLK
11161-133
AD9508
图35.典型的交流耦合或直流耦合CML配置
图39.直流耦合LVDS或HSTL输出驱动器
V
S
= 3.3V
CLK
AD9508
CLK
50
50
0.1F
Z
0
= 50
82
82
AD9508
V
CC
– 2V
1.8V
HSTL
0.1F
单端
（没有加上）
Z
0
= 50
3.3V
LVPECL
CLK
AD9508
CLK
50
50
11161-134
V
CC
– 2V
图36.典型的交流耦合或直流耦合LVPECL配置
图40.接口的HSTL驱动程序到3.3 V LVPECL输入（此方法
采用阻抗匹配和直流偏置的双极LVPECL
接收器。如果接收机是自偏置，如图中终止方案
图38推荐的。 ）
CLK
AD9508
CLK
11161-135
图37.典型的1.8 V CMOS配置为短的走线
版本A |第19页40
11161-138
127
127
11161-136
