AD5697R
时序特性
V
DD
= 2.5 V至5.5 V ; 1.8 V≤ V
逻辑
≤ 5.5 V ;所有规格牛逼
民
给T
最大
中，除非另有说明。参见图2 。
表4 。
参数
1
t
1
t
2
t
3
t
4
t
5
t
6 2
t
7
t
8
t
9
t
10
t
11
t
12
t
13
C
B3
1
2
数据表
民
2.5
0.6
1.3
0.6
100
0
0.6
0.6
1.3
0
20 + 0.1C
B 3
20
400
最大
0.9
300
300
400
单位
s
s
s
s
ns
s
s
s
s
ns
ns
ns
ns
pF
测试条件/评论
SCL周期时间
SCL高电平时间，t
高
SCL低电平时间，t
低
启动/重新开始条件保持时间t
HD ， STA
数据建立时间，t
SU ， DAT
数据保持时间，t
HD ， DAT
重复开始，T建立时间
SU ， STA
停止条件的建立时间，T
苏，申通快递
停止和启动条件，T之间的总线空闲时间
BUF
当接收到上升SCL和SDA的时间t
R
发射时掉落的SDA和SCL时间/接收，T
F
LDAC脉冲宽度
SCL上升沿到LDAC上升沿
容性负载为每个公交专线
通过设计和特性保证;未经生产测试。
主设备必须提供至少300 ns，以便SDA信号保持时间（相对于V
IH
最小的SCL信号）来弥补的未定义区域
属于SCL的边缘。
3
C
B
是在pF的一条总线线路的总电容。吨
R
和T
F
0.3 V之间测量
DD
0.7 V
DD
.
开始
条件
SDA
重复START
条件
停止
条件
t
9
t
10
t
3
SCL
t
11
t
4
t
4
t
6
t
2
t
5
t
7
t
1
t
8
t
12
LDAC
1
t
13
t
12
LDAC
2
11253-002
笔记
1
异步
2
同步
LDAC更新模式。
LDAC更新模式。
图2. 2线串行接口时序图
第0版|第28 6
