LTC2436-1
应用S我FOR ATIO
模拟输入范围
–0.5V
REF
到0.5V
REF
＆ GT ;吨
EOCtest
CS
测试EOC
＆ LT ;吨
EOCtest
位0
SDO
高阻
EOC
高阻
高阻
高阻
SCK
（内部）
睡觉
数据
产量
转变
睡觉
睡觉
数据输出
转变
24361 F10
测试EOC
（可选）
图10.内部串行时钟，减少了数据输出长度
禁用。因此， SCK保持低电平。在接下来的下落
连拍的边缘，该装置被切换到外部SCK
定时模式。通过增加一个外部10k的上拉电阻，以
SCK ，该引脚变为高电平，一旦外部驱动去
高阻。在接下来的CS下降沿，器件将保持在
内部SCK时钟模式。
在睡眠状态时，可能会出现类似的情况
CS是脉冲高 - 低 - 高，为了测试
转换状态。如果设备处于睡眠状态（平
= 0 ） ， SCK将变低。当CS变为高电平（时间内
以上为t期定义
EOCtest
） ，在内部上拉为
激活。有关SCK引脚上的高容性负载时，
内部上拉可能是不够的，以SCK返回一个
CS之前高电平再次变低。这不是一个问题
正常情况后，其中CS保持低电平下
检测EOC = 0，这种情况很容易被克服
增加一个外部10K上拉电阻，以SCK引脚。
U
2.7V至5.5V
1F
1
2
3
4
5
6
7
V
CC
REF
+
REF
–
CH0
+
CH0
–
CH1
+
CH1
–
GND
8, 9, 10, 15, 16
SCK
SDO
CS
13
12
11
3-WIRE
SPI接口
F
O
14
- 外部时钟源
=内部OSC /同时
为50Hz / 60Hz抑制
V
CC
LTC2436-1
10k
参考
电压
0.1V至V
CC
18位
EOC
17位
CH0/CH1
16位
SIG
15位
最高位
高阻
14位
13位
第2位
测试EOC
W
U U
内部串行时钟， 2线I / O，
连续转换
此计时模式使用2线，所有输出（ SCK和SDO ）
界面。转换结果被移出该装置的
通过内部产生的串行时钟（SCK）信号，见
图11的CS可以永久地连接到地， simpli-
fying用户界面或隔离屏障。
内部串行时钟模式被选择时的所述端
上电复位（ POR ）周期。上电复位周期结束
V后约1毫秒
CC
超过2V 。内部弱
拉是在上电复位周期有效;因此，该
内部串行时钟定时模式，自动选择
如果SCK没有外部驱动为低电平（如果SCK加载等
该内部上拉不拉引脚为高电平时，
外部SCK的模式将被选择） 。
24361f
17
