4
JTAG / EOnCE
pdb_m [15 ：0]的
PAB [20 ：0]的
节目
FL灰
程序读取
可以做到
二级口岸
数据存储器的
XDB2_M [15 ：0]的
56800E
芯片
龙头
调节器
XAB2 [23：0 ]
CDBW [31 ：0]的
数据/
节目
内存
二次数据读取端口
龙头
链接
模块
pdb_m [23：0 ]
程序写入
可以做到
的主端口
数据存储器
主数据读取端口
GPIO
CDBR_M [31 ：0]的
外
JTAG端口
IPBUS
桥
注：所有闪存读取和写入操作都通过路由
闪存接口单元，它封装闪存
回忆。这是不是显示为清晰起见。
闪
控制逻辑
FL灰
接口
单位
IPBUS
图1-1系统总线接口
注意：
闪存是闪存接口单元（ FIU ）内封装。闪光控制来完成
由I / O的金融情报机构在外设总线，同时读取和写入内核之间完成
和Flash存储器。
主数据RAM端口是32位宽。其他数据端口
16位。
注意：
56F8013技术数据，第2版
8
飞思卡尔半导体公司
初步
