位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第227页 > DAC7551IDRNR > DAC7551IDRNR PDF资料 > DAC7551IDRNR PDF资料1第14页
DAC7551
www.ti.com
SLAS441 - 2005年3月
工作原理
D / A部分
该DAC7551的体系结构包括一个串
接着一个输出缓冲放大器的DAC 。
图26
示出的DAC的一个总体框图
体系结构。
V
REF
H
_
DAC寄存器
REF +
电阻串
参考=
V
REF
L
+
V
OUT
V
FB
DAC外部基准输入
有一个单一的参考输入引脚的DAC 。该
参考输入是无缓冲。用户可以具有一个
基准电压低至0.25 V和高达
V
DD
因为存在由于净空没有限制
和任何参考放大器footroom 。
这是推荐使用的一个缓冲基准
外部电路（例如， REF3140 ） 。的输入阻抗
通常是100 kΩ的。
上电复位
上电时，内部寄存器被清零，而
DAC通道与零电平电压更新。该
DAC的输出保持在这个状态，直到有效的数据是
写的。这是在应用中特别有用
其中，重要的是要知道DAC的状态
输出在设备加电。为了不
开启ESD保护器件，V
DD
应
应用在任何其他引脚拉高。
掉电
该DAC7551具有灵活的关断功能。
在降低电耗条件下，用户有灵活性
相容性来选择DAC的输出阻抗。
在掉电模式下运行时，DAC可以有
无论是1 kΩ的， 100 kΩ或Hi-Z输出阻抗
地面上。
异步清零
该DAC7551输出是异步设置
零电平电压后，立即CLR引脚
拉低。 CLR的信号复位所有的内部
寄存器，因此表现得像开机
复位。在第一个上升沿DAC7551更新
发生后的CLR引脚是同步信号的
带回高。
图26.典型的DAC架构
输入编码的DAC7551是无符号二进制，
这给了理想输出电压为：
V
OUT
= 2× V
REF
L + （V
REF
H = V
REF
L） x深/ 4096
其中，D =十进制等价的二进制代码
被装载到DAC寄存器，它的范围可以从0
4095 。
V
REF
H
输出
扩音器
产品预览
R
R
R
R
V
REF
L
图27.典型的电阻串
电阻串
电阻串部分示于
图27 。
这是
只是一串电阻器，每一个的值R的
载入DAC寄存器的数字代码确定为
该节点上的串的电压被分出到
被馈送到输出放大器。该电压被分接
通过关闭连接的开关一关
串到放大器。因为它是一个字符串
电阻器，它是在规定的单调。
串行接口
该DAC7551控制的多功能三线
串行接口，最高工作时钟速率
50兆赫，并与SPI ， QSPI ，MICROWIRE兼容，
与DSP的接口标准。
为了初始化串行接口，用于下一
更新后， DAC7551需要一个SCLK下降沿
之后的上升同步。
16位字和输入移位寄存器
输入移位寄存器为16位宽。 DAC数据
加载到设备作为下一个16位的字
的串行时钟输入控制，SCLK，如图中
图1
时序图。 16位的字，示出
in
表1
由四个控制位随后的12个
的DAC数据比特。的数据格式为标准二进制
输出缓冲放大器
输出缓冲放大器能够产生的
轨到轨电压在其输出端，它给出了一个
0 V至V输出范围
DD
。它能够驱动一对
负荷的2千欧平行高达1000 pF到GND。
输出的源和汇的能力扩增
费里可以看出，在典型的曲线。压摆率
1V / μs的3微秒用的半刻度沉降时间
输出卸载。
14
