56F8014特点
第一部分概述
1.1 56F8014特点
1.1.1
数字信号控制器内核
有效的16位56800E系列数字信号控制器（DSC）发动机具有双哈佛架构
多达32个每秒百万条指令（ MIPS ） ，在32MHz的核心频率
单周期16
×
16位的并行乘法器 - 累加器（ MAC）的
4个36位累加器，包括扩展位
算术和逻辑多位移位
具有独特的DSP处理模式并行指令集
硬件DO和REP循环
三个内部地址总线
四个内部数据总线
指令集同时支持DSP和控制器功能
控制器风格的寻址紧凑的代码模式和指令
高效C编译器和局部变量的支持
软件子程序和中断堆栈深度仅受内存的限制
JTAG / EOnCE调试编程接口
1.1.2
内存
哈佛架构允许多达三同时访问程序和数据存储器
闪存安全和保护
片上存储器，包括低成本，高容量的闪存解决方案
- 的程序闪存16KB
- 统一的数据/程序RAM 4KB
EEPROM仿真能力
1.1.3
外围电路的56F8014
五PWM输出和三个故障输入一个脉冲宽度调制器（PWM ）模块;容错
设计具有死区时间插入;支持中心对齐和边沿对齐模式
一8输入，12位，模拟 - 数字转换器（ADC ），它同时支持两个转换
与双， 4针多路输入; ADC和PWM模块可以通过定时器通道同步
图2和3
其中16位四定时器模块（ TMR ），共计四个引脚：定时器协同工作与PWM和
ADC
一个串行通信接口（ SCI）与LIN Slave功能
一个串行外围接口（SPI）
计算机正常操作（ COP ） /看门狗定时器
56F8014技术数据，第3版
飞思卡尔半导体公司
初步
5
