生产数据
WM8946
图8控制接口时序 - 4线（ SPI ）控制模式（写周期）
注：数据锁定在SCLK的32下降沿后32位输出入装置。
nd
CS
（输入）
SCLK
（输入）
SDOUT
（输出）
t
DL
图9控制接口时序 - 4线（ SPI ）控制模式（读周期）
测试条件
DCVDD = 1.8V ， DBVDD = LDOVDD = SPKVDD = 3.3V ， LDOVOUT = 3.0V ， GND = 0V ，
o
T
A
= + 25℃ ， 1kHz的信号， FS = 48kHz的， PGA增益为0dB ， 24位音频数据，除非另有说明。
参数
CS下降沿到SCLK上升沿
SCLK下降沿到CS上升沿
SCLK脉冲周期时间
SCLK脉冲宽度低
SCLK脉冲宽高
SDA到SCLK建立时间
SDA到SCLK保持时间
尖峰脉冲宽度将被抑制
SCLK下降沿到SDOUT转型
符号
t
CSU
t
CHO
t
SCY
t
SCL
t
SCH
t
DSU
t
DHO
t
ps
t
DL
民
40
10
200
80
80
40
10
0
5
40
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
w
PD ， 2012年7月，版本4.3
21
