位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第27页 > UPD61052GD-LML-A > UPD61052GD-LML-A PDF资料 > UPD61052GD-LML-A PDF资料1第87页
PD61051 ， 61052
（ 9 ）主机CPU接口
（一）并行总线接口：等待模式
(1/2)
参数
CCS ↓
→
CA5到CA0延迟时间
符号
t
CAD
条件
VS CCS的下降沿
不在乎
CCS ↓
→
CWAIT延迟时间
t
CWAD1
VS CCS的下降沿
CCS晚于CRE / CWE
CCS ↓→ CWAIT发布时间
t
CRDY
VS CCS的下降沿
CCS晚于CRE / CWE
CA5到CA0
→
CRE ↓延迟时间
CCS ↓
→
CRE ↓延迟时间
CRE ↓
→
CWAIT延迟时间
CRE ↓
→
CWAIT发布时间
CCS ↓
→
CD7到CD0低Z时间
t
ARD
t
CRD
t
RWD1
t
RRD
t
CDLD
VS CA5到CA0
VS CCS的下降沿
VS CRE的下降沿
VS CRE的下降沿
VS CCS的下降沿
数据不固定
CRE ↓
→
CD7到CD0低Z时间
t
RDLD
VS CRE的下降沿
数据不固定
CCS ↓→ CD7到CD0延迟时间
t
CDD
VS CCS的下降沿
数据修复
CRE ↓
→
CD7到CD0延迟时间
t
RDD
VS CRE的下降沿
数据修复
CRE ↓
→
CD7到CD0保持时间
t
RDH
VS CRE的上升沿
比上升沿更早
CCS
CRE ↓
→
CA5到CA0保持时间
CRE ↓
→
CCS ↑保持时间
CCS ↓
→
CD7到CD0保持时间
t
RAH
t
RCH
t
CDRH
VS CRE的上升沿
VS CRE的上升沿
VS CCS的上升沿
比上升沿更早
CRE
CD7到CD0
→
CWAIT发布
时间
CD7到CD0高阻延迟时间
CA5到CA0
→
CWE ↓延迟时间
CCS ↓
→
CWE ↓延迟时间
CWE ↓
→
CWAIT延迟时间
CWE ↓
→
CWAIT发布时间
CWE ↓
→
CD7到CD0延迟时间
t
CDZD
t
AWD
t
CWD
t
WWD1
t
WRD
t
WDD
VS CRE或CCS的上升沿
VS CA5到CA0
VS CCS的下降沿
VS CWE的下降沿
VS CWE的下降沿
VS CWE的下降沿
直到固定数据
CWE ↓
→
CD7到CD0保持时间
t
WDH
VS CWE的上升沿
7
ns
28
20
15
150
30
12
ns
ns
ns
ns
ns
ns
t
CDW
VS CD7以固定CD0
10
ns
27
27
0
ns
ns
ns
0
ns
150
ns
150
ns
0
ns
0
20
20
15
175
ns
ns
ns
ns
ns
175
ns
15
ns
分钟。
-
典型值。
-
马克斯。
-
单位
ns
数据表S15082EJ4V0DS
87
