PD61051 ， 61052
2.5
主机CPU接口
主机CPU的连接可以选择8位的并行数据接口和串行接口（SPI） 。国内
CPU发送，并通过系统接口寄存器，它是在主机中的CPU接口接收命令的状态
单元。此外，为了控制内部的DMA控制器通过系统接口寄存器，它加载一个指令
内部CPU向指令RAM和大容量数据的传送可以被发送到在SDRAM中的数据区域。
图2-12 。主机CPU接口
指令
内存
内部CPU
主持人
中央处理器
系统
接口
注册
DMA
调节器
国内
中央处理器
SDRAM
接口
SDRAM
PD61051/61052
下面介绍负载内部的CPU指令。
（ 1 ）并行接口
当选择并行接口，主机接口有6位地址， 8位数据总线和控制端口。
CWAIT选择与CMODE1伺候就绪信号模式， CMODE1选择CWAIT的有效极性。
（ 2）串行接口
该
PD61051 / 61052使用的SPI （串行外设接口）串行总线与主机CPU进行通信。该
主机CPU成为总线主控。
片选的低边是沟通的开始。其高边交流的结局。
一个地址和读/写模式被显示在第一个字节后的片选变低。
它是6位的地址， 8比特的数据的MSB第一。修复CSCLK到CCS在高级别被禁用（高
级） 。
该
PD61051 / 61052成为一个主站和从下载外部ROM内部CPU的指令。
CSCLK ：
CSDI ：
CSDO ：
CCS ：
串行时钟
数据输入
该数据输出
该芯片的选择
32
数据表S15082EJ4V0DS
