数据
她等
硬件接口
7.信号说明
7.1
地址和数据配置
地址和数据通过独立的信号输入端和I / O的并联连接（ADP） 。
7.2
输入/输出摘要
表7.1
I / O汇总
符号
RESET＃
CE＃
OE ＃
WE＃
输入
输入
输入
输入
TYPE
描述
硬件复位。在V
IL
，导致器件复位控制逻辑，它的待机状态，随时准备
用于读出阵列的数据。
芯片使能。在V
IL
，选择设备与主机内存控制器的数据传输。
输出使能。在V
IL
，使输出能够积极推动。在V
IH
，使输出为
高阻抗（高Z ） 。
写使能。在V
IL
表示从主机向设备传送数据。在V
IH
，表示数据
转移是从设备到主机。
地址输入。
A25 -A0的S29GL01GS
A24 -A0的S29GL512S
A23- A0的S29GL256S
A22 -A0的S29GL128S
数据输入和输出
写保护。在V
IL
，禁止编程和擦除的最低或最高地址的功能
64千字（ 128 KB）部门的设备。在V
IH
，该行业是不受保护的。 WP ＃有
内部上拉;当未连接的WP ＃是V
IH
.
就绪/忙。表示嵌入算法是否正在进行或完成。在V
IL
,
该设备是积极参与的嵌入算法，如擦除或编程。
在高阻抗，该设备已准备好读或一个新的命令写入 - 需要外部上拉
电阻器来检测高阻状态。多个器件可以有自己的RY / BY ＃输出绑
一同来检测所有的设备都准备好了。
核心供电
多功能IO供电。
电源地
没有内部连接。引脚/球的位置可以在印刷电路板中使用（ PCB）
作为一个路由信道的一部分。
留作将来使用。当前没有内部连接，但引脚/球的位置应
悬空和未使用的为未来的兼容性PCB布线通道。引脚/球
可用于通过在未来的一个信号。
不要使用。保留给Spansion公司使用。该引脚/球内部连接。输入
有内部下拉电阻到V
SS
。引脚/球可以悬空或者连接到V
SS
on
在PCB上。
A
最大
-A0
输入
DQ15-DQ0
WP ＃
输入/输出
输入
RY / BY ＃
输出 - 漏极开路
V
CC
V
IO
V
SS
NC
电源
电源
电源
无连接
俄罗斯足协
无连接
DNU
版权所有
7.3
通用的I / O功能
可以接受的，该装置由驱动最大输出电压电平，并输入电平被确定的
V
IO
电源。此供应允许装置以驱动和接收信号，并从上的其他装置
同样具有总线接口的信号电平从该设备的核心电压不同。
2012年3月16日S29GL_128S_01GS_00_06
GL -S的MirrorBit
家庭
65
