Z86C34/C35/C36/C44/C45/C46
CMOS Z8的MCU与ASCI UART
ZiLOG公司
异步串行通信接口（ ASCI ）
在ASCI的主要特性包括：
全双工操作
可编程的数据格式
7或8个数据位与多选项的第9位
通讯
P30
和
P37
可以用作通用I / O的，只要
人为对象数据寄存器满标志也在这段变为有效
时间。如果在FIFO当时没有空间，该
RSR
尝试将接收到的数据传输到它，那么溢出
发生错误。
接收数据FIFO 。
当一个完整的输入数据字节
被组装在
RSR
，它会自动转移到
作为ASCI通道都被禁止
一个或两个
停止
位
奇，偶或无奇偶校验
可编程中断条件
四个级别的数据/状态的FIFO接收器
接收奇偶校验，帧和溢出错误检测
打破检测和生成
在4字节的FIFO ，其用于减少的发生率
溢出错误。顶部（最旧的）字符在FIFO （如果
任）可以通过接收数据寄存器（读
RDR
).
下一个输入数据字节可被移入
RSR
而FIFO为满，这样就提供了一个附加的电平
缓冲。然而，如果接收FIFO出现溢出
仍然是满当接收机完成的组装
字符，并准备将其传送到FIFO 。如果此静坐
uation发生，与前相关的溢出错误位
在FIFO vious字节被置位。最新的数据字节是不是反式
ferred从移位寄存器到FIFO在这种情况下，与
将丢失。当溢出发生时，接收器不到位
在FIFO中的任何进一步的数据，直到最近的良好字节
接收到达FIFO的顶部，并将溢出
锁存器和软件然后由锁存清除溢出
写
of
0
对
EFR
位。字节大会继续
移位寄存器，但是在这个数据将被忽略，直到与字节
溢出错误达到FIFO和状态的顶部
被清除。
当发生中断时（定义为帧错误的
数据等于全部为零） ，与其相关的全零字节
错误比特被传输到FIFO ，如果它不是充分和
打破了检测位
ASEXT
寄存器被设置。如果FIFO
满，会产生溢出，但中场休息时，帧错误
和数据不被传输到FIFO 。任何时间休息
被检测到，则接收器不接收任何更多的数据，直到
该
RX
返回引脚为高电平状态。
如果通道中的多处理器模式和设定
MPE
的位
CNTLA
寄存器被设置为
1
，再突破，错误和
数据被忽略，除非在接收到的字符的MP位
是
1
。上面所列的两个条件可能导致将会给出
荷兰国际集团的间隔条件，如果FIFO满和休息
情况下，或在传输中的MP位不是一用
上面所规定的条件。
ASCI状态FIFO /寄存器。
该FIFO包含奇偶
错误，帧错误，
RX
溢出和中断状态位AS-i
发送数据寄存器。
写入ASCI反式数据
MIT数据寄存器（
TDR
）被传输到发送移位
注册（
TSR
）只要
TSR
是空的。数据可以是
写而
TSR
被移出的前一个字节
数据，对所述发射数据提供双缓冲。该
TDR
is
读
- 和
写
使用者入住。从阅读
TDR
不影响ASCI数据发送操作电流
rently正在进行。
发送移位寄存器。
当ASCI发送移位
注册（
TSR
）从ASCI发送数据接收数据
寄存器，数据被移位到
TX
(
P37
）引脚。当
传输完成后，在下一个字节（如果有的话）是盟
从tomatically装
TDR
进入
TSR
和下一
传送开始。如果没有数据可用于传输，
该
TSR
在空闲的连续高级别。该寄存器
没有程序访问。
接收移位寄存器。
当
RE
位中所设置的
CNTLA
注册时，
RX
(
P30
）引脚用于监测低。
后低被检测为一个半位时间
RX
的ASCI
样本
RX
再次。如果
RX
追溯到高的ASCI
忽略了前期低点，并重新开始寻找新的
低，但如果
RX
仍然偏低，认为
RX
a
开始
位
和所选择的进到时钟在基于该数据
波特率。数据比特的数量，奇偶校验，多处理器
和
停止
位是由所选择的
MOD2
,
MOD1
,
MOD0
和多处理器模式（
MP
在）位
CNTLA
和
CNTLB
寄存器。
在接收到数据后，将适当
MP
，奇偶校验和
一
停止
位被选中。数据中的任何错误都时钟
成在接收数据和状态FIFO
停止
位
如果有可用的空位置上。中断和重新
44
sociated与在接收数据FIFO中的每个字符。该
最古老的字符（如果有的话）的状态可以从读取
ASCI状态寄存器，同时也提供了一些其他的，
非FIFOed状态条件。
错误的输出为FIFO去的软设置输入
在状态寄存器洁具访问的错误锁存器。写作
DS007601-Z8X0499
初步
