ZiLOG公司
端口0 （ P00 - P07 ） 。
端口0是一个8位的，双向的， CMOS-
Z86C34/C35/C36/C44/C45/C46
CMOS Z8的MCU与ASCI UART
兼容端口。这8个I / O线下的配置
软件控制的半字节的I / O端口（
P03–P00
输入/输出
和
P07–P04
输入/输出） ，或作为用于接口的地址端口
面对外部存储器。输入缓冲器是施密特触发
复位此输出和半字节编程为输出，并可以格洛
巴利编程为推挽或开漏。低
EMI的输出缓冲器能够通过软全局编
洁具。 P0口被放置在握手的控制。在这种CON-
成形，端口3 ，行
P32
和
P35
用作手推
摇动控制
DAV0
和
RDY0
。握手信号方向
由P0口的I / O方向（输入或输出）决定
上半字节
P04–P07
。低四位必须indi-
泄漏的方向相同的方向上的半字节。
对于外部内存引用，端口0提供地址
位
A11–A8
（低四位）或
A15–A8
（下限和上限
半字节），这取决于所需的地址空间。如果AD-
着装范围需要12位或更少，港口的高四位
0可独立编程的I / O ，而下
半字节用于寻址。如果一个或两个半字节是重新
需要准备的I / O操作，它们是通过写配置
端口0模式寄存器。
在无ROM模式下，一旦硬件
RESET
， P0是CON-
想通的地址线
A15–A8
和扩展的定时被设置
以适应慢速的内存访问。初始化
例程可以包括重新配置，以消除这种EX-
倾向于定时模式。 （在ROM模式，端口0定义为
输入后，
RESET
.)
端口0可以被置于高阻抗状态，随着
端口1 ，
AS
,
DS
和
读/写
，允许Z8到共享共同重新
在多源和DMA的应用程序（图12）。
4
端口0
（ I / O或A15 -A8 ）
Z8
4
握手控制
DAV0和RDY0
（ P32和P35 ）
漏极开路
OE
引体向上
晶体管开启
（掩膜选项）
PAD
OUT
1.5
In
2.3迟滞@ V
CC
= 5.0V
汽车锁
（掩膜选项）
R
≈
500K
图12.端口0 CON组fi guration
DS007601-Z8X0499
初步
23
