288MB ： X36 ， X18 ， X9 2.5V V
EXT
, 1.8V V
DD
， HSTL ， RLDRAM II
球的分配和说明
表5：
符号
CK ， CK ＃
CS ＃
球说明
TYPE
输入
描述
WE＃ ，楼盘编号
A[0:20]
A21
A22
BA [ 0：2]
DQ0–DQ35
QKx ， QKx ＃
DKX ， DKX ＃
DM
QVLD
TMS
TDI
TCK
TDO
ZQ
V
REF
V
EXT
V
DD
输入时钟： CK和CK ＃是差分时钟输入。地址和命令锁存
在CK的上升沿。 CK＃是理想的180度的相位差与对照。
输入
芯片选择： CS ＃启用命令解码器时低，禁用它高的时候。
当指令译码器被禁用，新的命令将被忽略，但内部
行动仍在继续。
输入
输入命令：采样CK的上升沿， WE＃和＃ REF定义（合
与CS ＃ ）要执行的命令。
输入
地址输入： A [ 0:20 ]定义的行和列地址进行读写
操作。在一个模式寄存器设置，地址输入定义寄存器设置。
它们被采样在CK的上升沿。在X36的配置， A [ 20:19 ]被保留
对于地址的扩展;在X18的配置， A [ 20 ]针对地址epansion保留。
这些扩张的地址可以被视为地址输入，但它们不影响
该装置的操作。
–
留作将来使用。这个信号是内部连接，并且可以被视为一个地址
输入。
–
留作将来使用。未连接该信号，并且可以连接到地。
输入
银行地址输入：选择与银行内部命令被应用。
输入/输出数据输入/输出：在DQ信号形成的36位数据总线。在读取命令时，
数据被引用到QK的两个边缘。在写命令时，数据采样
DKX的两个边缘。
产量
输出数据的时钟： QKx和QKx ＃具有相反的极性，输出数据的时钟。在读操作期间，
它们是自由运行和边沿对齐来自RLDRAM输出数据。 QKx ＃是
理想的180度的相位差QKx 。对于X36设备， QK0和QK0 ＃对齐
与DQ0 - DQ17 。 QK1和QK1 ＃都符合DQ18 - DQ35 。对于X18设备， QK0和
QK0 ＃都符合DQ0 - DQ8 。 QK1和QK1 ＃都符合DQ9 - DQ17 。咨询
RLDRAM II的设计指南，了解更多详细信息。
输入
输入数据时钟： DKX和DKX ＃是差分输入数据时钟。所有的输入数据是
参考DKX的两个边缘。 DKX ＃是理想的180度的相位差与DKX 。为
在X36设备， DQ0 - DQ17是参照DK0和DK0 ＃和DQ18 - DQ35都
参考DK1和DK1 ＃ 。对于X9和X18设备，所有的DQ是参照DK和
DK ＃ 。
输入
输入数据面膜：把DM信号输入屏蔽信号的写入数据。输入数据是
当DM采样为高电平，伴随着写输入数据被屏蔽。 DM进行采样
DK的两个边缘（ DK1用于对x36配置）。
产量
数据有效：该QVLD表示有效的输出数据。 QVLD是边沿对齐与QKx和
QKx ＃ 。
输入
IEEE 1149.1测试输入：这些球可以留未连接，如果不使用JTAG的功能
在电路
输入
IEEE 1149.1时钟输入：这场球必须被连接到V
SS
如果在JTAG功能中未使用的
电路。
产量
IEEE 1149.1测试输出：输出JTAG
输入/输出外部阻抗[ 25-60Ω ] ：这个信号用于调整器件输出至系统
数据总线阻抗。 DQ的输出阻抗设定为0.2 × RQ其中，RQ是由一个电阻器
这个信号到地。 ZQ连接到GND调用最小阻抗模式。
ZQ连接到V
DD
调用的最大阻抗模式。参见图8上
第18页激活该功能。
输入
输入参考电压：名义上V
DD
Q / 2 。提供了一个参考电压输入
缓冲区。
供应
电源： 2.5V标称。请参阅第44页的表22的范围内。
供应
电源： 1.8V标称。请参阅第44页的表22的范围内。
PDF ： 09005aef80a41b46 /来源： 09005aef809f284b
MT49H8M36_2.fm - 牧师 8/05 EN
10
美光科技公司保留更改产品或规格，恕不另行通知。
2002美光科技公司保留所有权利。
