TMS320WP010
数字信号处理器
FOR AEC / LEC / ANS
SPRS040 ， 1995年10月
引脚功能的设备在PZ包
信号
A0 – A15
D0 – D15
PS， DS ，IS
STRB
读/写
RD ， WE
准备
BR
RS
MP / MC
HOLD
HOLDA
XF
BIO
TOUT
INT1 - INT4
NMI
DR1 ， DR2
DX1 ， DX2
CLKR1 ， CLKR2
CLKX1 ， CLKX2
FSR1 ， FSR2
FSX1 ， FSX2
图例：
I =输入
O =输出
Z =高阻抗
TYPE
I / O / Z
I / O / Z
O / Z
I / O / Z
I / O / Z
O / Z
I
I / O / Z
I
I
I
O / Z
O / Z
I
O / Z
I
I
I
O / Z
I
I / O / Z
I
I / O / Z
描述
并行接口总线
16位外部地址总线（MSB ： A15， LSB ：A0）
16位外部数据总线（MSB ： D15， LSB： D0）
程序，数据和I / O空间选择输出，分别为
定时选通外部循环和外部DMA
读/写选择外循环和外部DMA
读写选通，外部循环
外部总线就绪/等待状态控制输入
总线请求。仲裁全局存储器和外部DMA
系统接口/控制信号的
复位。初始化设备，并设置PC为零
微处理器/微计算机模式选择。使内部ROM
提出的并行I / F总线处于高阻态电流循环后
持有认可。表明外部总线保持状态
外部标志输出。设置/通过软件清零
I / O输入分支。实现条件分支
定时器输出信号。表示内部定时器的输出
外部中断输入
非屏蔽外部中断
串行端口接口
串行接收数据输入
串行发射数据输出。在高阻抗状态时，不发送
串口接收数据时钟输入
串行发送数据时钟。内部或外部源
串行接收帧同步输入
串行发送帧同步信号。内部或外部源
邮政信箱655303
达拉斯，德克萨斯州75265
3
